Правильное использование констрейнов, Устранение глюков при TimingAnalyze Опции

[okela]

Подскажите плс, где мона раздобыть доходчивый материал для понимания и правильного использования констрейнов и прочих премудростей. А то чувствую не обойтись без онного.
Юзаю Cyclone+Nios , и происходят всякие странности : при небольших изменениях в проекте (функционирующем на 70-80%), после перекомпиляции то программная часть становится раком , то прерывания какие-то неясные вылазят (типа spurious interrupt number: 000000xx), то еще какая ботва...
И есчо по поводу синхронности проекта вопросик. На борту стоит кварц 50МГц , через 2 PLL получаю теже 50МГц для сист.клока проца и еще один вспомогат. клок. Еще один клок внешний с ними не связанный , подается на вход делителя частоты для получения сетки частот, которая затем везде в аппаратной части используется . Так вот как бы ентот винигрет правильно замесить и разложить чтобы не возникало каких либо недоразумений...?

[Xenix]

Альтерины типа Циклон1 при заполнении более 50% и при этом если еще и много выводов задействовано, то действительно при перекомпиляции получается всякая лажа. У нас такое было на первых проектах. Лепили логику потом добавляли и перелепливали. После каждой компиляции надо было все перепроверять. Причем в симуляторе все ОК.
Это было:
1) не правильно настроенная среда (ПОВЕР-АП кондишен, авто глобал клоки)
2) проект ("ненужные" выводы должны быть нот-Э-клок, )
3) асинхронные блоки и особенно обратные связи!!!

При переходе на синхронные схемы (постоянно ремомендует Альтера) все стало работать стабильно. Но все равно в больших проектах надо смотреть разводку, управлять этим.

Лучше самому копать, правда много крови.
Попробовать с нескольких тригеров, счетчиков и по нарастающей...