По какому принципу устанавливают Mbps для LVDS драйверов?, ds90c031 Опции

[Reanimator++]

Собственно нужно передать клок (20-120 МГц) по плате достаточно далеко (300-350мм). Хотел использовать микросхему ds90c031 - нужен именно ТТЛ вход. В даташите написана сразу же скорость - 155.5 Mbps (77.7 MHz). А смотрим в Switching characteristics - фронт/спад 0.33ns,1.5 ns максимальный, т.е. по идее она может переключаться быстрее.
Из каких соображений выставлена цифра 77.7 МГц и что будет если я подам 120МГц?

[Lmx2315]

Там ещё указана задержка передачи фронта и спада по 3 нс + фронт и спад по 1.5 нс итого 9 нс - около 100 Мгц . Я бы не ставил. И ещё зависит что за клок вы передаёте - если это клок для ЦАП, АЦП или DDS - то однозначно нельзя, для таких вещей нужны спец. микросхемы распределители клоков с низким джиттером и т.д.

[Reanimator++]

Ну одно дело задержка, другое граничная частота переключений.
Мне например задержка не важна, клок ничем не управляет, мне только надо измерить его частоту (т.е. его можно рассматривать как асинхронный сигнал).
Джиттер - может и важен но не настолько чтобы об этом сильно беспокоиться, +-1 нс даст погрешность в 9-м знаке, что устроит.

В любом случае вносимая задержка ведь не будет меняться от такта к такту, а для одного сигнала останется постоянной.

[maugli]

 Application Note 1110 (SNLA009) LVDS Quad Dynamic Icc vs Frequency говорит о возможности работы данного драйвера на частоте близкой к 300Mhz . Только обратите внимание на увеличение тока потребления . 

[Reanimator++]

Спасибо за ссылку! И чем я смотрел, ответ был рядом с даташитом...
Видимо руководствуются разумным потреблением, ограничивая паспортную частоту микрухи..

[Lmx2315]

Ну одно дело задержка, другое граничная частота переключений.
Мне например задержка не важна, клок ничем не управляет, мне только надо измерить его частоту (т.е. его можно рассматривать как асинхронный сигнал).
Джиттер - может и важен но не настолько чтобы об этом сильно беспокоиться, +-1 нс даст погрешность в 9-м знаке, что устроит.
В любом случае вносимая задержка ведь не будет меняться от такта к такту, а для одного сигнала останется постоянной.

..ну вы же не сможете переключать состояния элемента быстрее чем этот элемент в принципе способен эти состояния переключать , а ему на одно изменение нужно 3 нс задержки распространения и 1.5 нс на фронт или спад - её худшие случаи из даташита.
http://ru.wikipedia.org/wiki/%D0%90%D0%BD%...%B5%D0%BB%D1%8C

по ссылке в середине страницы есть табличка с завасимостью между джиттером , максимально измеряемой частотой и разрешением АЦП , например чтоб намерить 10 МГц и не потерять разрешение 8 бит нужно джитер не хуже 124 пс.

Хотя если вы клок используете для временных замеров то конечно -да джиттер не особо важен.