Помогите разобраться с ПЛИСиной (RTSX-SU) Опции

[FerrumVS]

Здравствуйте, помогите, если не затруднит. Мне нужно разобраться, можно ли данную ПЛИС  _____RTSXSU_DS.pdf ( 3.51 мегабайт ) Кол-во скачиваний: 956
(вариант на 84 ноги) засинхронизировать на 10 МГц от внешнего генератора и на какой вход: HCLK или CLKA(CLKB)? У меня есть свои соображения, но я не уверен (думаю можно и на HCLK).

[Джеймс]

Можно. На любой. HCLK должен проходить через HCLKBUF, а CLKA через CLKBUF. Плюс для HCLK должен быть задействован специальный пин (если правильно помню). Вообще разницу смотрите в даташите, на который сами дали ссылку:

first clock, called HCLK, is hardwired from the HCLK buffer to the clock select MUX in each R-cell. HCLK cannot be connected to combinational logic.

second type of clock, routed clocks (CLKA, CLKB), are global clocks that can be sourced from either external pins or internal logic signals within the device. CLKA and CLKB may be connected to sequential cells (R-cells) or to combinational logic (C-cells)

[FerrumVS]

А на какую максимальную частоту его можно засинхронизовать?
в чем разница? :
• 230 MHz System Performance
• 310 MHz Internal Performance
• 9.5 ns Input Clock to Output Pad

[Джеймс]

Спасибо

Пожалуйста

А на какую максимальную частоту его можно засинхронизовать?

Это все полуабстрактные "рекламные" цифры. Ответ узнаете, когда получите трассировку для своего проекта.