корка PCIe. Ошибка фиттера Опции

[Владимир_О]

Сгенерировал корку PCIe в визарде для CycloneIV GX. Все компилится, но фиттер выдает критикал варнинги. Что не так?

Critical Warning: GXB Central Management Unit (CMU) PCIe_core:HardIP|PCIe_core_serdes:serdes|PCIe_core_serdes_alt_c3gxb_hcf8:PCIe_co
re_serdes_alt_c3gxb_hcf8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Critical Warning: GXB Central Management Unit (CMU) PCIe_core:HardIP|PCIe_core_serdes:serdes|PCIe_core_serdes_alt_c3gxb_hcf8:PCIe_co
re_serdes_alt_c3gxb_hcf8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Critical Warning: GXB Central Management Unit (CMU) PCIe_core:HardIP|PCIe_core_serdes:serdes|PCIe_core_serdes_alt_c3gxb_hcf8:PCIe_co
re_serdes_alt_c3gxb_hcf8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Critical Warning: GXB Central Management Unit (CMU) PCIe_core:HardIP|PCIe_core_serdes:serdes|PCIe_core_serdes_alt_c3gxb_hcf8:PCIe_co
re_serdes_alt_c3gxb_hcf8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the DPRIO Reconfiguration feature requires that it must be

Подозреваю, что проект на самой ПЛИС окажется не рабочим.

[novartis]

добрый день, а вы обвязку корки сделали? частоты, сбросы всякие, tx/rx подключили?

[Владимир_О]

добрый день, а вы обвязку корки сделали? частоты, сбросы всякие, tx/rx подключили?

Да, сделал. Подключил TX и RX к диф. пинам. Опорную частоту на диф. клок подал. Без этого даже не компилировалось. Видимо, он требует подключить еще что-то куда-то, хотя понимания чего-куда у меня пока нет

[gosu-art]

там есть пины отвечающие за реконфигурацию - GXB reconfig logic block. В тестовом проекте я их как virtual pin сделал и все закомпилилось.

[novartis]

Посмотрел свой проект с коркой PCIE, там у меня точно такие же Critical Warnings.
Reconfig block в проекте не подключал.

Корка генерилась в Quartus 9.1, компилилась в нем же, потом стал компилить проект в 10.0.
Используется отладочная плата Stratix IV GX Development Kit.
Проект работает, никаких нареканий нет.

PS: это не означает, что от варнингов не нужно избавляться))

Сообщение отредактировал novartis - Jan 25 2012, 07:26

[Владимир_О]

Ясно, спасибо=) Это обнадеживает

там есть пины отвечающие за реконфигурацию - GXB reconfig logic block. В тестовом проекте я их как virtual pin сделал и все закомпилилось.

Можно уточнить, какие именно пины - reconfig_from_gxb[] reconfig_to_gxb[] - эти? Или какие другие?

[gosu-art]

Ну попробуйте все, где есть слово reconfig.

[Владимир_О]

Хм... А вот сколько кора подключенная у вас занимала? В ПДФ для компилятора корки написано, что для Циклона 4 должна сразу жрать 100 ЛУТов и 100 регистров. но у меня по нулям после подключения клока. RX и TX

[Koluchiy]

Насколько я помню по чтению даташитов на Stratix IV, там (в отличие от StratixIIGX) приемопередатчики GXB обязательно подключать к блоку GXB_Reconfig, как раз для offset cancellation (что это такое - в даташиты).
Даже если какого-то реконфига не предполагается.

Судя по всему, эти варнинги, пусть и по CIV - как раз оттуда. Насколько я помню, в SIV вообще не дает компилировать без GXB_Reconfig, если какую-то там настройку не включить (т.е. дает не варнинг, а ошибку).