Возвратные токи в GND-слоях, и межслойные переходы для DDR2 (DDR3). Опции

[Serhiy_UA]

Есть два сигнальных слоя с цепями для DDR2 (DDR3) и два подстилающих GND-слоя.
Какая-то цепь через переходное отверстие (ПО) поступает с одного сигнального слоя на другой. Возвратный ток для этой цепи тоже должен перейти с одного подстилающего GND-слоя на другой. Но получается, что возвратный ток пройдет через ближайшее ПО, соединяющее подстилающие GND-слои. Таким образом, для возвратного тока формируется петля, и возникает соответствующая паразитная индуктивность, и как следствие, нарушается целостность сигнала DDR2 (DDR3) со всеми возможными неприятностями.
Вопрос такой.
Получается, что надо устанавливать множество ПО для связи между собой этих подстилающих GND-слоев. Какие на этот счет существует правила (или здравая стратегия/тактика)? Каков имеется опыт, и какие есть соображения?

[cioma]

ЭЭЭ, дюйм - это 25.4 мм

[Vlad-od]

ЭЭЭ, дюйм - это 25.4 мм

Ага и где-то до Гига это работает.

[Serhiy_UA]

Ага и где-то до Гига это работает.

Это интересно...

Просматривая ug076.pdf, я не обнаружил указаний по дюйму. То есть, что земляное переходное отверстие (ПО), связывающее опорные GND-слои, должно отстоять не далее 1 дюйма от сигнального переходного отверстия. Если можно, то уточните, где об этом указано. Ну и попутно, может ли одно земляное ПО, относится к нескольким сигнальным ПО?

И еще один важный вопрос.
На стр.247 документа ug076.pdf есть указание на возможность уменьшения емкости под контактной площадкой, за счет выреза под ней соответствующего медного участка на опорном GND-слое. Это может потребоваться тогда, когда расстояние между сигнальным и опорным GND-слоями мало, например, менее 10 mils. Кстати, это первый документ что мне встретился, где рассмотрен данный случай.
Вопрос такой, существует ли способ автоматического формирования этого выреза на опорном GND-слое в AD9, или только руками? И как с эти в других CAD-ах?