LPC1111, тормоза SPI Опции

[esaulenka]

Копаюсь с модулем SSP0 на контроллере LPC1111.


Частота камня - 48 МГц, частота SPI - 12 МГц, задержки между байтами 1,17 мкс.



Частота камня - 36 МГц, частота SPI - 18 МГц, задержки между байтами 1,23 мкс.




код простейший, никаких прерываний:

Код

uint8_t SendByteSPI( uint8_t data)
{
    LPC_SSP0->DR = data;
    while( LPC_SSP0->SR & BIT(4) )    // SPI0 busy
    ;
    return LPC_SSP0->DR;
}

#define SPI_WriteByte(data)        SendByteSPI(data)
#define SPI_ReadByte()            SendByteSPI(0x00)

uint8_t Mem_ReadByte( uint32_t aunMemAddr )
{
    uint8_t        ucByteReadMem;
    ACTIVE_SPI();
    SPI_WriteByte( 0x03 );            // Read Data Bytes
    SPI_WriteByte( (uint8_t)(aunMemAddr >> 16 ) );
    SPI_WriteByte( (uint8_t)(aunMemAddr >> 8 ) );
    SPI_WriteByte( (uint8_t)(aunMemAddr ) );
    ucByteReadMem    = SPI_ReadByte();
    DEACTIVE_SPI();    
    return ucByteReadMem;
}

Сталкивался кто-нибудь?..

[esaulenka]

Уже второй день сижу, экспериментирую... Ну да ладно, пятница

Закономерности выявить не удалось.
При частоте ядра 48 и 36 МГц разница незначительная, а при снижении до 24 МГц задержка возрастает до 1,8 мкс.

uint8_t замените на uint_fast8_t да заинлайньте SendByteSPI.

Сделал так, получил 0,9 мкс задержки.

Т.е. ждал бы прихода байта, а не IDLE состояния.

И ещё одна десятая микросекунды в выигрыше. Почему, мне не ясно...


При выкидывании проверки вообще получаем промежуток между клоками 80 наносекунд. Только, разумеется, ничего не работает ;-)

А я бы проверял TNF и эту проверку на готовность к передаче поставил перед записью в DR.

Идею не понял. А читаемые данные как достать? Там же FIFO, всё перепутается...