LVDS выход в Xilinx Опции

[BSACPLD]

Можно ли в Xilinx задать LVDS выход без использования примитивов (только констрейнами)?

[Koluchiy]

Если не секрет, в чем смысл действа?

[BSACPLD]

Если не секрет, в чем смысл действа?

Есть несколько модулей написанных на чистом HDL без использования мегафункций.
Хочу чтобы их можно было компилировать и под Altera и под Xilinx не меняя HDL код.
Вариант с внешней "обёрткой" мне не очень нравится.
Просто когда я писал под Altera, я задавал тип выхода LVDS и Quartus сам добавлял комплементарный сигнал.
Хочу сделать также под Xilinx.