Nios + DDR3, Пробую управлять DDR3 HPC из Niosа Опции

[billidean]

Собрал в SOPCе набор компонентов, подключил к проекту в Квартусе9.1, а как теперь читать/писать в DDR-ину не знаю.
В Инете нашел как это делают с DDR2, но тама зачем-то цепляют DMA, а мне бы хотелось так попробовать, без DMA, и еще в том примере ширина локальной шины интерфейса DDR2 = 32, а у меня 64.

Расскажите, кто как делал, плз.

ПС: постарайтесь без "понтов", пожалуйста, т.к. я в этом Ниосе мало понимаю.

Сообщение отредактировал billidean - Nov 29 2011, 12:11

[vadimuzzz]

В "system.h" у меня есть только DMA_WRITE_MASTER_ALTMEMDDR_BASE адрес, он равен адресу DMA_READ_MASTER_ALTMEMDDR_BASE, но нет адреса ALTMEMDDR_BASE, поэтому я пытаюсь писать только по этому адресу.

его (ALTMEMDDR_BASE) там нет, т.к. вы не подключили память к мастер портам процессора. первые 2 адреса - это адреса мастер-портов, в них нельзя писать, они сами пишут/читают.
зачем вы все в одну кучу свалили? DMA не имеет никакого отношения к DDR, это один из способов разгрузить процессор при обмене с памятью. я уже вам писал - проверьте с IOWR/IORD. когда увидите нормальные транзакции (в сигналтапе, например), тогда уже и решайте - надо вам DMA (SGDMA) или нет. если надо - читаете Software Developer's Handbook, Section 14 (HAL API) описание функций alt_dma*. попутно посмотрите в ug_embedded.pdf что из себя представляют контроллеры DMA. ну и попутно - как устроена шина Avalon