DDR3-Spartan6, импеданс 43 Ом Опции

[Volkov]

Трассирую DDR3-Spartan6. Так вот, в ихнем ките, трассы страссированы с импедансом 43 Ом. Причем, в стекапэидиторе заложен импеданс 45 Ом при толщине дорожки 3 мил. А реально страссировано с толщиной 3.3 тоесть 43 Ом. Промоделировал я этот кит в Huperlynx, получается уменьшение импеданса позволяет уменьшить овершоты., и таким образом вложиться в зону Vac -Vdc. Тогда я не пойму зачем писать в рекомендациях про 50 Ом импеданса. Понятное дело что понизив импеданс, можно снизить отражение сигнала от несогласованной линии, ток микросхемы греться жутко будут.

[Alexer]

Для DDR3 вроде как на младший разряд повесили дополнительную функцию - участие в процедуре write-leveling: "The prime DQ for a x16 configuration is DQ0 for the lower byte and DQ8 for the upper byte. It outputs the status of CK sampled by LDQS and UDQS. All other DQ (DQ[7:1], DQ[15:9]) continue to drive LOW. Two prime DQ on a x16 enable each byte lane to be leveled independently (стр.119 прикрепленного документа)". Получается что младший разряд свапировать на другие разряды нельзя? Можно ли свапировать другие разряды внутри байта между собой?