Фазовые шумы и скорость PLL Опции

[KEL]

Я разрабатываю синтезаторы, и столкнулся с таким противоречием: при скорости перестройки порядка 0.2...0.5 мс , фазовые шумы лучше чем 91 дБc/Гц при отстройке на 10кГц не получаются. Применяю PLL фирмы Analog Devices типа ADF4112, генератор с перестройкой 700...1300 МГц и фазовыми шумами 100 дБc/Гц при отстройке на 10кГц . Так вот есть вопрос к отцам российского синтеза: получал кто-нибудь при перечисленных выше параметрах(0.2...0.5 мс, 700...1300 МГц) фазовые шума на уровне хотя бы 100 дБc/Гц при отстройке на 10кГц?

Сразу скажу , что получал эту цифру но при уменьшении времени перестройки раза 3...5.

Есть предположение что применение PLL с дробным коэффициентом деления поможет решить проблему, но я их никогда не применял, но уже заказал на попробовать.

Жду ваших ответов и предложений, заранее спасибо.

[yak40]

вопрос к разработчикам синтезаторов. я построил синтезатор на базе PLL MB15E03 (Fujitsy) и использовал внешний charge pump на pnp npn паре транзисторов для расширения его диапазона работы c 5в до 8в с сохранением чувствительности vco , но время захвата петли ухудшилось с 10мсек до 25 мсек граничная частота транзисторов 300мнц, при увеличение полосы петли 1/10 -1/20 опорной частоты время захвата уменьшается но растет выброс частоты в соседний канал и растут шумы несущей , что влияет на качество FSK модуляции. Увеличение чувствительности vco так же не желательно из за роста фазовых шумов несущей.
Если у кого то есть практический опыт выхода из этой ситуации я буду благодарен за совет.

И еще может кто то встречал информацию как построить модель PLL в SPICE OrCADA для анализа воздействия модуляции при прямом инжектировании модулирующего сигнала в фильтр петли.
к сожалению EW Genesys не позволяет провести такой анализ

[KEL]

вопрос к разработчикам синтезаторов. я построил синтезатор на базе PLL MB15E03 (Fujitsy) и использовал внешний charge pump на pnp npn паре транзисторов для расширения его диапазона работы c 5в до 8в с сохранением чувствительности vco , но время захвата петли ухудшилось с 10мсек до 25 мсек граничная частота транзисторов 300мнц, при увеличение полосы петли 1/10 -1/20 опорной частоты время захвата уменьшается но растет выброс частоты в соседний канал и растут шумы несущей , что влияет на качество FSK модуляции. Увеличение чувствительности vco так же не желательно из за роста фазовых шумов несущей.
Если у кого то есть практический опыт выхода из этой ситуации я буду благодарен за совет.

И еще может кто то встречал информацию как построить модель PLL в SPICE OrCADA для анализа воздействия модуляции при прямом инжектировании модулирующего сигнала в фильтр петли.
к сожалению EW Genesys не позволяет провести такой анализ

Время перестройки синтезатора зависит от следующих параметров: полосы фильтра ФАПЧ, крутизны перестройки ГУНа (МГц/в), тока charge pump ( в твоем случае ты его похоже не учел), коэффициента деления ДПКД (коэффициент передачи петли).
Для моделирования в принципе неплохая прога от AD «ADIsimPLL» ( я пробовал Version 2.702). В ней можно подобрать оптимально значение номиналов фильтра ФАПЧ.
В ней же можно посмотреть воздействие модуляции.