генерация опрных напряжений, для фазового детектора Опции

[Reborn]

В общем есть такая проблема:
на стержень из магнитного материала наматывается три катушки - одна из них входная, на нее подается синусоида, две других - включены в противофазе - выходные, все это называется вихретоковый контроль дефекта.
Напряжение с выходных катушек требуется развернуть на фазовую комплексную плоскость по двум осям, подав его на два аналоговых перемножителя, параллельно подавая на эти перемножители два опорных напряжения - меандр, либо синус (без разницы), сдвинутых по фазе точно на 0 градусов и 90 градусов относительно напряжения на (или тока во) входной обмотке, ну после перемножителей должны быть ФНЧ (суть интеграторы), и т.д.
Диапазон частот 0.1МГц..2МГц
Так совершенно непонятно как достаточно просто сгенерить эти опорные напряжения?
Я видел кучу вариантов:
Можно например сдвинуть фазу интегратором на ОУ, но это только в узком диапазоне частот
либо взять два АПС (типа 525пс2) и сформировать у них коэф. передачи, позволяющий делать из треугольников соответ-е син и кос, но че-то как-то не фига не выходит...
Может кто-нибудь слышал о чем-то подобном?
Как всегда хочется, чтобы все было дешево и сердито

Я из-за этого даже стал AVR изучать: если взять скажем Mega и подкрутить к нему быстрый ЦАП, то можно бы с тактовой в 20 МГц замутить синус и два прямоугольника, но не фига - переход по метке (для организации цикла) занимает два такта и на 2 МГц все очень грубо . А брать какие-то ацкие микроконтроллеры на бОльшие частоты - их ведь шнурком с буф. элементами я полагаю не прошьешь?

В общем вот - вспоможите кто чем может

[Reborn]

Извиняюсь, что давно не писал...

Ну, если просто 2 меандра, сдвинутые на 90 грд., то можно, по-моему, на кольцевых регистрах...

Это понятно, но их частота должна быть точно равной частоте синуса, причем и разности фаз не должны меняться во времени

Я из-за этого даже стал AVR изучать: если взять скажем Mega и подкрутить к нему быстрый ЦАП, то можно бы с тактовой в 20 МГц замутить синус и два прямоугольника, но не фига - переход по метке (для организации цикла) занимает два такта и на 2 МГц все очень грубо .

Можно было бы взять 4-х разрядный счетчик и с помощью него перебирать
ячейки "быстрого" ПЗУ с записанной цифровой синусоидой, ну а дальше подавать
эти цифровые отчеты на быстрый ЦАП.
Два прямоугольника сдвинутые на 90 гр, легко получаются из двух старших разрядов счетчика.

К сожалению, ПЗУ-шек с малым временем (<50нс) выборки я не знаю.
Придется вместо ПЗУ ставить быстрое ОЗУ, и организовывать его предварительное
заполнение отчетами синуса, с помощью того же AVR, или аппаратно из ПЗУ.
Так что "легко и просто" на таких частотах вряд ли получится.

Как-то очень сложно, тогда уж ПЛИС бы надо использовать...

У Analog device есть великое множество Direct Digital Synthesis (DDS)
http://www.analog.com/en/subCat/0,2879,770...F0%255F,00.html
стоят разумно и делают свое дело очень качественно.

Не знаю не слышал о таких - будем изучать, но сразу мне не понятно - для формирования опоры их придется использовать две щтуки? - не такие уж они заразы и дешевые...

По моему разумению, если входной сигнал получить из сигнала удвоеной частоты, то опорные частоты сдвинутые на 90 град легко получаются с помощью двух тригеров, запускаемых фронтом и спадом удвоенной частоты.

Удвоенная частота здесь не годится - результаты перемножения (см 1-й пост) вх. сигнала на обе опоры не будут отличаться друг от друга

Все равно всем спасибо - сделал на AVR, вроде бы работает - для начала сойдет...