NMOS / PMOS логика и напряжения питания, Вспомним былое Опции

[BarsMonster]

Объясните, почему в чисто PMOS / чисто NMOS логике требовалось несколько напряжений питания (5, -5, 12В)?

По идее резистор из транзистора получался и притягиванием затвора к 0 / VCC, зачем другие напряжения?

[SM]

на сколько я помню это дело, динамические NMOS-схемы, +12 использовалось для питания "ядра", чтобы открыть полевик, заряжающий кондер до полного VCC, надо на его затвор подать больше чем Vcc, а -5 банально питало подложку, чтобы ее сместить достаточно вниз от канала, не допуская открытия диодов канал-подложка от отрицательных выбросов. Кстати и сейчас все мало изменилось, и эти напряжения в динамических схемах делают зарядовыми насосами прямо на кристалле. Что касается трех питаний у логики - так такого вроде и не было. PMOS логика имела аццкое питание типа -27 вольт (точно не помню, но что-то типа того)... NMOS питалось обычным +5, вспомнить большинство из КР580. Три питания были у DRAM-ов, были у некоторых по тем временам сложных БИС, использующих динамические триггеры/логику на проходных транзисторах, в придачу к +12 им еще требовались многофазные клоки этой амплитуды со спец-генератора (вспоминается К580ИК80А (две фазы клока) + КР580ГФ24, последний не содержал ничего динамического, и соотв. не требовал -5, также комплект от Э-60, К581 серия, 4 фазы клока, и чем они генерировались, не помню).

И заодно вспоминаются странные КР580ВМ80 последних выпусков, которые отменно работали от +5 на VCCP и VCC и GND на VBB, что однозначно не проходило с ранними экземплярами (КР580ИК80А), видимо в них уже убрали динамическую логику и оставили питания лишь для совместимости.