реклама на сайте
подробности

 
 
> Spartan-6 и АЦП 210MSPS., Valid data window?
Voloh
сообщение Jan 19 2012, 14:41
Сообщение #1





Группа: Новичок
Сообщений: 2
Регистрация: 11-12-06
Пользователь №: 23 370



Всем привет.
Необходимо использовать АЦП на 210МГц вместе со Spartan-6. Выбор пал на AD9613-210.
DS: http://www.analog.com/static/imported-file...eets/AD9613.pdf
Мне не понятны параметры времянок(

Data Propagation Delay (tPD) 4.8 ns
DCO Propagation Delay (tDCO) 5.5 ns
DCO to Data Skew (tSKEW) 0.3 ... 0.7 ... 1.1 ns

Чтобы АЦП подходило по времянкам, я должен видеть, что окно валидных данных на выходе АЦП больше, чем Tsetup + Thold на входе ПЛИС. Не забываем также и про всевозможные джиттеры.
А какое оно, это окно? Допустим, данные станут валидными за 1.1ns (либо за 0.3ns) до переключения сопровождающего их клока. Но здесь не указано через сколько ns после фронта данные перестанут быть валидны и начнут переключаться на следующее слово.

Смотрел Техасовские АЦП. У них иная система параметров - указываются выходные Tsetup и Thold, которые обеспечивает микросхема относительно фронта своего клока.
А тут вот непонятно..

И второй вопрос:
Какой запас по сетапу и холду на входе ПЛИС необходимо иметь, чтобы был гарантированный прием от АЦП. +/- 10% от периода достаточно?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
VladimirB
сообщение Jan 20 2012, 19:38
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219



Цитата(Voloh @ Jan 19 2012, 18:41) *
Всем привет.
Необходимо использовать АЦП на 210МГц вместе со Spartan-6. Выбор пал на AD9613-210.
DS: http://www.analog.com/static/imported-file...eets/AD9613.pdf
Мне не понятны параметры времянок...

АЦП всего на 210 МГц, а вы сетапы и холды считаете. Проблемы если и будут - то уж никак не во входных цепях(сердезах) - тут у спартана6 всё просто супер - почти как у виртекса (циклоны курят в сторонке).
Вот люди, например, гравицапу на 2.1ГГц к спартану приделали и радуются:
http://www.mvd-fpga.com/cores/en/up_converter_overview.html

А вот разгонится ли дальнейшая ваша система обработки на 210МГц в спартане - вот это вопрос - тут нужно и прикидочный проектик накатать и PlahAhead в руках покрутить и подумать.

P.S. конечно можно специально разработать печатную плату так, что разброс длин дорожек от АЦП к ПЛИС будет полметра - тогда возникнут проблемы и данные съедут на полпериода тактовой.

P.S2. Ну и как всегда у аналоговых девиц имеется волшебный SPI, который "Allows the user to vary the DCO delay".
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th August 2025 - 09:18
Рейтинг@Mail.ru


Страница сгенерированна за 0.01363 секунд с 7
ELECTRONIX ©2004-2016