Создание буфера FIFO в области RAM Опции

[Владимир_О]

Добрый день!
По своей неопытности столкнулся с проблемой - программирую CycloneIV от Altera на VHDL. При создании буфера фиттер реализует его с помощью регистров, что забирает много логических ячеек (буфер размером 512*8 бит) На ПЛИСе есть еще свыше 500к бит RAM памяти. Как создать буфер в этой области? По-моему, это логичное использование памяти ПЛИС.

[Hoodwin]

1) Использовать визард и попросить его размещать память в блоках памяти M9K
2) Если память сделана вручную как массив сигналов, но нужно ее описывать правильно, поищите тему inferring ram в хелпе квартуса.