|
Не совсем понял, как времянки округлятся? в настройках tristate контроллера есть параметр Timing units = cycles. Тактовая частота 50 Мгц. Память синхронная, тактируется той же частотой, что и процессор, только со сдвижкой. Вообще-то именно с времянкой сигналов на шине всё в порядке, проверял и по даташиту, и на практике. Проблема в том что при правильных (как мне кажется) установках tristate контроллера зависает ниос.
По поводу быстродействия. Насколько я понимаю, максимально возможную скорость чтения данных из данного типа SSRAM (при правильных установках) можно сделать равной тактовой частоте (в данном случае 50 МГц, в идеале хотелось бы 200) При этом Read latency равно 3, то есть данные на выходе SSRAM появляются через 3 такта. И альтеровский авалон это правильно интерпретирует во внутреннюю шину. Что касается записи, то авалон вроде бы не поддерживает латентность, соответственно, в установках нет такого параметра как Write latency. Зато есть параметр Data hold time, что позволяет растянуть цикл записи до нужного числа тактов, в данном случае 2. Поэтому максимальная скорость записи данных будет в три раза меньше тактовой. Конечно всё это имеет смысл при потоковом чтении/записи данных.
|
Nios + SSRAM
Jan 25 2012, 16:56
