Цитата(RXgade @ Feb 5 2012, 20:30)
Там приведены примеры с одним тактовым сигналом чтения/ записи.. а меня интересует реализация с независимыми
А с каким производителем работаете? У альтеры в хэндбуке на квартус есть такой пример :
Код
Example 11–15. Verilog HDL Simple Dual-Port, Dual-Clock Synchronous RAM
module dual_clock_ram(
output reg [7:0] q,
input [7:0] d,
input [6:0] write_address, read_address,
input we, clk1, clk2
);
reg [6:0] read_address_reg;
reg [7:0] mem [127:0];
always @ (posedge clk1)
begin
if (we)
mem[write_address] <= d;
end
always @ (posedge clk2) begin
q <= mem[read_address_reg];
read_address_reg <= read_address;
end
endmodule
не то?
Dual-port & Two-porm RAM, реализация с [b]НЕЗАВИСИМЫМ[/b] тактированием чтения/записи
Feb 5 2012, 09:33
