Цитата(Fynjisx @ Feb 8 2012, 14:54)

Разработал свой компонент на Verilog, который использует суженную шину данных - 8бит.
Мой Вам совет - сделайте шину 32-х разрядную и не парьтесь с этими
DINAMIC и
NATIVE адресациями. Лишнее синтезатор сам откинет, зато Вы избавитесь от лишнего головняка. Если не хотите - то смотрите в спецификации на авалон по вышеуказанным выделенным английским словам. Там написано по поводу смещений.