Реализация LVDS при питании 3.3V, CycloneIV Опции

[sppol]

Есть отладочная плата:
http://www.altera.com/education/univ/mater...nano-board.html
где все I/O Banks запитаны 3.3V. Возможно ли как то реализовать LVDS интерфейс если согласно даташиту используемые при этом банки должны быть запитаны 2.5V ?

Сообщение отредактировал sppol - Feb 8 2012, 15:47

[per_aspera_ad_as...]

Есть отладочная плата:
http://www.altera.com/education/univ/mater...nano-board.html
где все I/O Banks запитаны 3.3V. Возможно ли как то реализовать LVDS интерфейс если согласно даташиту используемые при этом банки должны быть запитаны 2.5V ?

LVDS интерфейс оперирует разницей уровней на N и P выводах (дифференциальным напряжением), поэтому возможно реализовать (хотя конечно это неправильно).

Например на Spartan-6 в DC характеристиках (ds162.pdf) LVDS_25, LVDS_33 идут одной строкой VL = 1.25 – 0.125 B, VH = 1.25 + 0.125.

Посмотрите подобные параметры на микросхему которую хотите подсоединять и на ПЛИС.