Цитата(Uree @ Feb 16 2012, 12:10)

при условии что схема не будет редактироваться до последнего дня проектирования РСВ.
Что не будет редактироваться - маловероятно для сложной схемы, да еще надо смотреть насколько качественно ее нарисовали. Если там FPGA, то желательно иметь уже отмоделированный проект с примерной раскладкой по ногам. После трассировки и точной раскладки надо проект опять моделировать - чтобы времянка и аттрибуты ножек FPGA были нужные. У меня был случай почти с десятком итераций на очень простой плате (MAX7160S на PCI, 98-процентное заполнение) - никак проект по времянку не укладывался. Что там за память и чего там на шину повесили - тоже надо смотреть.
Ну а вообще - ничего фатального или дикого в связке PCAD+HyperLynx нет, все делается и потом спокойно работает. Возможно PCAD и не лучший вариант для высокоскоростных сложных плат, но если к нему привык и есть наработанные библиотеки, то почему бы и нет.
Upd: заметил что плата еще и довольно плотная - 160x110 на такую кучку не слишком много. Слойность повышенная будет, да и высокотехнологичная - микроотверстия. Но и такое в PCAD делается