Может ли FPGA частично "зависнуть" ?, чудеса, да и только ... Опции

[Demeny]

Есть плата с FPGA Xilinx Spartan-3E-500, кристалл заполнен на 98%. Логика, зашитая в FPGA, управляется процессором ARM по параллельной ISA-подобной шине. "Прошивка" давно отлажена и обкатана на огромной серии плат и никаких проблем с ней никогда не было, всё работало без проблем.
Но вот выпущен очередной релиз плат (другим производителем, но топология та же) , с которыми происходят странные вещи. На 80% плат прошивка в FPGA через какое-то время (от 15 мин до нескольких часов) частично перестаёт выполнять свои функции, как бы "зависает". Со стороны процессора всё выглядит ОК - регистры пишутся-читаются, команды отдаются, но ... логика FPGA не работает, причём только часть - другая (существенно большая часть) продолжает исправно молотить и выполнять, что требуется.
Идентичный софт на идентичной плате другого производителя (с тем же блоком питания, если что ...) молотит без проблем сутками. Потребляемый ток всеми вариантами плат не отличается, перегревов нет, напряжения питаний в норме. Сигнал DONE наличествует как до, так и после сбоя.
Я теряюсь в догадках - что тут может быть, куда копать и что смотреть ?

[Demeny]

в Chipscope то что видно?

Чипскоп туда, видимо, не затолкнуть (98% заполнение), да и JTAG-a на плате нет. А на похожей плате, где JTAG есть - проблемы такой нет ...

Скорее всего здесь в ПЛИСе автомат ловит наводку по входам или CDC сделано не корректно... И этот автомат становится в неизвестное или не описанное состояние из которого не прописан выход... Ну и далее он там и остается до следующего сброса...
Обычное дело...

Да, это я понимаю... Как отловить такие наводки ?
CDC да, есть небольшой грешок (1.25 вместо 1.2), но ведь работает всё это добро на таких же платах. Начинку FPGA делал не я, исходники есть, но оставлю это на крайний случай. Она тоже проверена временем и перенесена на плату в бинарном виде.

я про входные данные. если они есть, то 99% асинхра в интерфейсах вылезла

Из входных данных только управление по параллельной шине, подключенной к EBI процессора, в остальном, откисающий блок занимается тем, что перекачивает данные из SDRAM в последовательный ЦАП, управление простейшее - задаётся базовый адрес, длина, даётся команда старт взводом бита в регистре, всё - данные понеслись в ЦАП. В какой-то момент, вместо ожидаемых данных (клок+дата) тишина, после этого процессор может перезаписывать новый базовый адрес, взводить команду старт и всё что угодно - это ничего не помогает.
Действительно, складывается впечатление, что именно этот автомат попал в какую-то мертвую точку.
Но почему именно на этой серии плат - вот в чём основной вопрос ?
Что с ними может быть не так (бракованые ПЛИС, стабилизаторы питания, кондесаторы) ?

[des00]

Но почему именно на этой серии плат - вот в чём основной вопрос ?
Что с ними может быть не так (бракованые ПЛИС, стабилизаторы питания, кондесаторы) ?

вы же сами сказали, была переразводка. например один сигнал управления, раньше был позже другого, а тут они поменялись %)

А спидгрейт у плис такой же как и всех других плат, или изменился?

иначе бы они старые прошивки не загрузили.

[disel]

иначе бы они старые прошивки не загрузили.

Это если поставили с более медленным спидргейтом. Я не про то. Если спидгрей стал быстрее, то при наличии где то в схеме асинхронного управления это тоже может привесит к подобному поведению.

[des00]

Это если поставили с более медленным спидргейтом. Я не про то. Если спидгрей стал быстрее, то при наличии где то в схеме асинхронного управления это тоже может привесит к подобному поведению.

хмм, если мне память не изменяет у них IDCODE будут разные и программатор, без хака, не даст прошить плисину.