Можно ли соединить АЦП >500MSPS и FPGA Опции

[centrone]

Для макеток с ПЛИС существуют платы расширения. Среди них есть ЦАП, АЦП с частотами дискретизации более 500 мега выборок в секунду FPGA Mezzanine. Я не могу понять, как обрабатывать такой поток данных в ПЛИС? Ведь тактовая частота схем в ПЛИС не превышает 400-500 МГц, а часто еще ниже. Или эти ЦАП, АЦП используются не с ПЛИС? Вопрос для меня пока чисто теоретический, т.к. я на таких частотах ничего не делал.

Сообщение отредактировал centrone - Feb 29 2012, 20:43

[centrone]

Ясно.

Каждый разряд передается ЦАП, АЦП отдельным гигабитным приемопередатчиком. Данные поступают на обработку не по одному отсчету, а пачками.
Внутри ПЛИС место одного вычислителя, например, параллельного КИХ фильтра, делается несколько вычислителей. Каждый обрабатывает свой отсчет.
За один такт вычисляется несколько выходных отсчетов.