передать 100-200 МГц через разъём типа PLD Опции

[Digi]

Делаю модуль АЦП 10 бит, 100 МГц , в дальнейшем планирую поднять до 200.
Соединять модуль с платой обработки планирую через разъём PLD. Возник вопрос, а будет ли это нормально работать на этой частоте? Выход АЦП не дифференциальный, 3.3 В. Расстояние от АЦП до разъёма 20мм, от разъема до ПЛИС 30-40 мм. Волновое сопротивление проводников около 120 ом. Емкость проводника около 2.5пф. Нормально ли дойдет сигнал до ПЛИС ? Нужно ли по выхолам АЦП предусмотреть последовательные резисторы? Нужно ли ставить терминаторы у ПЛИС?
Как лучше расположить сигналы на разъёме подряд, или один ряд, например черный - земля, а нечетный - сигналы ?

[bms]

Делаю модуль АЦП 10 бит, 100 МГц , в дальнейшем планирую поднять до 200.
Соединять модуль с платой обработки планирую через разъём PLD. Возник вопрос, а будет ли это нормально работать на этой частоте? Выход АЦП не дифференциальный, 3.3 В. Расстояние от АЦП до разъёма 20мм, от разъема до ПЛИС 30-40 мм. Волновое сопротивление проводников около 120 ом. Емкость проводника около 2.5пф. Нормально ли дойдет сигнал до ПЛИС ? Нужно ли по выхолам АЦП предусмотреть последовательные резисторы? Нужно ли ставить терминаторы у ПЛИС?
Как лучше расположить сигналы на разъёме подряд, или один ряд, например черный - земля, а нечетный - сигналы ?

Если расстояния у Вас получатся именно те, что обозначили, то 100МГц пройдет через PLD при условии, что на 1 сигнальный проводник будет не менее 1 земли. На 200МГц - скорее всего будут проблемы. Да и не хорошо соединять АЦП с шумными цифровыми схемами (ПЛИС) напрямую.
Лучше и правильнее поступить так (даже для случая 100МГц):
АЦП -> Буфер CMOS to LVDS -> PLD -> FPGA

Ну и надеюсь понятно, что АЦП и буфер должны стоять как можно ближе друг к другу. Дополнительный буфер не сильно удорожит схему при этом сильно облегчит жизнь, решит проблему высоких скоростей и изолирует шумный ПЛИС от АЦП. Решение проверенное на практике не один раз. Мы в таких случаях используем девайс типа SN75LVDS387 от TI.