передать 100-200 МГц через разъём типа PLD Опции

[Digi]

Делаю модуль АЦП 10 бит, 100 МГц , в дальнейшем планирую поднять до 200.
Соединять модуль с платой обработки планирую через разъём PLD. Возник вопрос, а будет ли это нормально работать на этой частоте? Выход АЦП не дифференциальный, 3.3 В. Расстояние от АЦП до разъёма 20мм, от разъема до ПЛИС 30-40 мм. Волновое сопротивление проводников около 120 ом. Емкость проводника около 2.5пф. Нормально ли дойдет сигнал до ПЛИС ? Нужно ли по выхолам АЦП предусмотреть последовательные резисторы? Нужно ли ставить терминаторы у ПЛИС?
Как лучше расположить сигналы на разъёме подряд, или один ряд, например черный - земля, а нечетный - сигналы ?

[Pathfinder]

Высокоскоростные сигналы в разъёме лучше всего расположить так, чтобы в шлейфе (если он есть) они чередовались с земляными.
В этом случае прямые и возвратные токи каждого из сигналов образуют контуры минимальной площади с минимальным перекрытием, а значит, с минимальной взаимной индуктивностью. В результате уровень перекрёстной помехи снижается.
С низкоскоростными сигналами этого делать не обязательно.
Если шлейф отсутствует, и разъёмы соединяют платы напрямую, оба варианта:
SSS SGS
GGG и GSG
с точки зрения перекрёстной помехи вроде бы одинаковы, но первый интереснее, например, потому что для проверки надёжности работы этого интерфейса можно втыкать шлейфы разной длины, и находить, при каком начинаются проблемы.
Если столько земель в разъёме разместить не удаётся, можно распределить их между сигнальными линиями равномерно, но в этом случае взаимная индуктивность в разы выше, и лучше детально всё проанализировать.

Чтобы оценить влияние разъёмов и необходимость в терминаторах, сначала нужно определить, является ли интерфейс цепью с сосредоточенными параметрами, или с распределёнными. Для этого необходимо знать скорости фронтов сигналов и скорость распространения сигнала в линии (она зависит от диэлектрика платы и слоя - внешний или внутренний).


Что касается дополнительных буферов. Основная польза от них - снижение емкостной нагрузки на драйверы АЦП, которое в конечном счёте улучшает SNR и SFDR.
Ёмкость CMOS входов примерно одинакова, например, у SN75LVDS387 это 5 пФ, а у Altera Cyclone IV это 5-8 pF в зависимости от вывода.
Ёмкость проводника длиной 100 мм, шириной 0.2мм, отделённого 0.125mm слоем FR4 от слоя земли составляет ~6.2 пФ.
То есть в данном случае буфер способен уменьшить ёмкость нагрузки максимум в 2 раза.
Но такого же, а то и лучше эффекта можно добиться последовательными резисторами на выходах АЦП, при этом резисторы будут выполнять ещё одну важную функцию - ограничивать скорость нарастания сигнала. Так что польза буфера в этом случае сомнительна.