Блокировочные конденсаторы для Cyclone IV, есть ли готовый пример? Опции

[Pathfinder]

Кто сталкивался с Altera Cyclone IV, может попадался какой референсный дизайн цепей питания для неё?
Пытаюсь с помощью "Power Distribution Network Design Tool" от Altera оптимизировать номиналы и количество блокировочных конденсаторов, но оно требует 6-7 различных номиналов даже для цепей VCCA. Она действительно такая требовательная?

[Pathfinder]

cioma,
большое спасибо за ссылки.
Кстати, там же есть ещё очень полезная заметка о том, как определить параметры эквивалентной ESR+ESL модели стабилизатора по его реакции на скачок выходного тока: http://www.sigcon.com/Pubs/edn/VoltageRegModel.htm. Это необходимо для того, чтобы использовать PDN Tool от Altera.
Однако, применимость такой модели всё-таки вызывает сомнения, поскольку линейные стабилизаторы - системы второго порядка, а импульсные - вообще третьего. Это, в частности, означает, что реактивная нагрузка может создавать проблемы с устойчивостью стабилизатора, вызывая пульсации на выходе. Вероятно, чтобы эта модель была справедлива, используется какое-то предположение, но какое именно, мне пока не понятно
Ещё там же есть экселевская таблица, очень похожая на PDN Tool: http://www.sigcon.com/Pubs/news/6_02.htm, и ещё много полезных заметок.

Джонсон действительно не рекомендует использовать блокировочные конденсаторы разных номиналов, если они в одинаковом корпусе, поскольку паразитная индуктивность у них всё равно одинакова. Но это заметка 97 года. У Altera в документах ранее 2001 года тоже предлагаются более простые подходы, а в заметках к более современным продуктам идёт отсылка к PDN Tool с её подходом.
Возможно, дело в том, что напряжения питания ядра существенно уменьшились, а требования к их точности и потребляемые токи - возрасли. Возрасли и рабочие частоты. И в результате то, чего раньше хватало, сейчас оказывается недостаточно.

HFSSLer,
вот я как раз не могу понять, почему Altera в своём инструменте требуют, чтобы импеданс системы распределения питания на всех частотах был ниже заданной фиксированной величины? Ведь спектральная плотность мощности единичного скачка пропорциональна 1/f, значит и требования должны снижаться по мере роста частоты.

Ещё непонятки с оценкой энергопотребления.
Хотелось бы, чтобы система питания не ограничивала возможностей FPGA. Но ведь и весь ресурс её целиком использовать тоже невозможно. Кроме того, только часть элементов будет работать на рабочей частоте, а все остальные - на меньших. Какую загрузку можно считать реалистично-максимальной?
PowerPlay Early Power Estimator при максимальной загрузке ресурсов показывает VCCINT ток ~1.4А. А на китах Terasic у таких же FPGA стоят 600 мА стабилизаторы...
Почему этот вопрос так важен? Потребляемый ток в итоге влияет на количество конденсаторов и их номиналы, а также ограничивает выбор стабилизатора. Если на 600 мА есть много интересных легкодоступных вариантов, то с 1.4А не всё так хорошо.

Для тех, кто тоже будет заниматься этой задачей, добавлю сюда список документов Альтеры, в которых что-либо есть по этому поводу.

1. Cyclone IV Device Family Pin Connection Guidelines (2011)
2. AN75 High-Speed Board Designs (11.2001)
3. AN574 Printed Circuit Board (PCB) Power Delivery Network (PDN) Design Methodology (05.2009)
4. AN592 Cyclone IV Design Guidelines (03.2012)
5. AN224 High-Speed Board Layout Guidelines (08.2009)
6. AN315 Guidelines for Designing High-Speed FPGA PCBs (02.2004)
7. Power Supply Integrity (даты нет, но упоминается Stratix II)
8. Power Distribution Network Design Tool
9. Board Design Resource Center