Вообще-то ситуация запутанная. В
xapp119 говорится:
The density of ASICs is commonly measured using a ”logic gate count”, which is the total number of two-input NAND gates (four transistors per gate) in the design. One logic gate is equivalent to two system gates. Т.е. 1 NAND= 1 logic gate = 2 system gates
В документе
ds022-1.pdf в таблице для виртексов указывается, что емкость устройств в логических гейтах в 3..5 раз меньше, чем в системных...
Кроме того, в книге
The Design Warrior’s Guide to FPGAs(Clive ”Max” Maxfield) автор, описывая путаницу с подсчетом гейтов, говорит, что по наблюдениям специалистов: FPGA проекту емкостью 3 млн. системных гейтов оценочно соответствует проект на ASIC емкостью от 300 000 до 1 000 000 эквивалентных гейтов(=NAND=logic gate) в зависимости от оптимизма разработчика и использования встроенной памяти.
И еще в
deepchip табличка - как маппер ксайлинкса подсчитывает гейты для проектов на виртексе...
Так вот: совершенно непонятно, почему для кристалла 200К количество гейтов больше 500 000. Ведь если это системные гейты, то они не должны превышать 200 К(?). Судя из приведенной выше информации в логических гейтах число должно быть еще меньше(?).
Конечно, если в проекте много Memory Block'ов гейт каунт будет увеличиваться... но не настолько же...
ЗЫ: У меня также проект на спартане (400K system gates), посмотрел: лутов 24%, слайс регистров 18%, Block RAMs 9 из 16, equivalent gate count 650 000.
Конечно, я понимаю, что вопрос носит достаточно теоретический характер. Но хотелось бы разобраться...
...если это вообще возможно.
И еще: не нашел, при каких условиях рассчитывается емкость девайса в системных гейтах... наверное плохо искал.
system gates
Apr 10 2006, 08:48
незнаю почему, но уже второй раз просят оценку в гейтах
