Проблемы с JTAG у Cyclone III (C40F484), Нет доступа при использовнии интерфейса JTAG Опции

[Вовка_Бызов]

Имеем девайс на основе EP3C40F484. Интерфес программирования был слизан с девайса на основе EP3C25F324. Используются два JTAG-разъема - один для программирования EPROM, а другой - для доступа непосредственно к ПЛИС. Естественно, при слизывании номера контактов проставлены в соответствии с документацией. Отличие от хэндбука состоит лишь в том, что сигналы TMS и TDI подтянуты к VCCA через 10кОм. В старом девайсе это работало...

А вот в новом возникли проблемы - при попытке достучаться непосредственно к ПЛИС выдается сообщение (JTAG отладчиком):

Код

!Error: JTAG chain problem detected
!Error: No device detected
!Error: The TDO connection to the download cable might be shorted to VCC or is an open circuit
!Error: The TCK and TMS connections to the last device might have problem

При исследовании вопроса действительно цепь TDO выглядит висящей в воздухе (судя по поведению луча осциллографа - цепь в третьем состоянии и чувствительна к наводкам), хотя разъем звонится нормально до последнего доступного переходного отверстия.

При этом второй JTAG нормально пишет данные в EPROM, откуда они успешно попадают по включению питания в FPGA.

В чем может быть проблема? Не хочется верить, что все дело в величине резисторов.. Ну - или из-за плохой пайки FPGA

[Serhiy_UA]

Какой хендбук и какой номер схемы взят за основу?

Зачем два разъема JTAG, может достаточно одного?
Есть же JTAG и Serial FlashLoader (SFL), хватает одного разъема и двух файлов *.sof и *.jic... Все описано в AN 370 «Using the Serial FlashLoader with the Quartus II Software».

[Вовка_Бызов]

Какой хендбук и какой номер схемы взят за основу?

Зачем два разъема JTAG, может достаточно одного?
Есть же JTAG и Serial FlashLoader (SFL), хватает одного разъема и двух файлов *.sof и *.jic... Все описано в AN 370 «Using the Serial FlashLoader with the Quartus II Software».

Такое подключение использовалось как-то исторически.. Возможно, что оно неверно - почитаю, посмотрю.. Главное, чтобы принцип не изменился - бо документацию никто переделывать не будет для завода..

Как я понял, за основу взята схема, аналогичная представленной в Fig 10-24 (JTAG Configuration of a Single-Device Using a Download Cable) Cyclone III Device Handbook от октября 2008 (CIII5V1-2.1).
Второй JTAG (который и работает сейчас) подключен по схеме 10-7 (In-System Programming of Serial Configuration Devices) из того же хендбука.

P.S. Возможно ли, чтобы ПЛИС выдавала на свою ногу TDO неопределенность в штатном режиме? Если да - то что именно должно заставить эту ногу стать активной? Может я ищу не там - вдруг TDO не активируется из-за того, что ПЛИС не получает что-то с JTAG-разъема? Ведь до сих пор такая схема работала!..