Xilinx Starter kit, выбираю и ищу где продают. Опции

[AutumnDoom]

Здравствуйте.
Сразу прошу прощения за такой вопрос.
Изучаю VHDL, симуляцию и т.д., и уже хочется попробовать что-то сделать работающее в железе. Решил приобрести новую плату и выбрал себе пока Spartan-3AN Starter Kit. Однако меня мучают сомнения, может надо Spartan-3E Starter Kit в котором имеется свободный CoolRunner II, но fpga не 3AN, а 3E? И еще пока не знаю где покупать плату. Написал письмо xilinx@plis.ru с вопросом о возможности купить у них, но пока ответа нет. Буду рад, если подскажите как это можно сделать.

[AutumnDoom]

Boris_TS
Очень благодарен Вам за помощь. Я честно сказать некоторые вещи еще не понимаю, а мне настойчиво предлагали взять S3E, по этому появились сомнения.
Еще раз Спасибо!

[Boris_TS]

Еще немного подброшу пищи для размышлений.
Есть такой полезный документ: UG331 Spartan-3 Generation FPGA User Guide, если Вы собираетесь работать с Spartan-3x, то Вам прийдётся его изучить обязательно и досконально.

В этом документе Вы можете ознакомиться с отличиями семейств. Стоит обратить особое внимание на разницу в IOB и BRAM.

Также замечу, что работа со Spartan-3x коренным образом отличается от работы с V-6/S-6 и A-7/K-7/V-7.
Основные отличия таковы:
Slice Spartan-3x основан из 2x(LUT4+FF).
Slice V-6/S-6 и A-7/K-7/V-7 основан из 4x(LUT6+2xFF).
В пределах одного Slice управляющие сигналы распространяются на все триггеры, т.е. если используется линия CE, то эта линия подключена ко всем триггерам в данном slice.

LUT - это таблица истинности.
LUT4 является ПЗУ (а иногда и ОЗУ !) с 4 битами адреса и одним битом данных.
LUT6,.. в принципе, это ПЗУ с 6 битами адреса и одним битом данных. Но есть вариант мутации его в ПЗУ с 5 битами адреса и 2 битами данных. Тогда можно было бы сказать, что Slice состоит из 8x(LUT5+FF) – но это будет не совсем правильно, т.к. LUT5 в пределах одного LUT6 имеют связанные входы.

В итоге получаем, что если надо сильно извратиться и сделать накрученную логическую функцию, то:
1. в Spartan-3x лучше использовать все возможные управляющие входы триггера. Если набор управляющих сигналов уникален, то в каждом таком месте мы потеряем только один триггер (из двух) на slice. Т.к. мест таких не много, то и суммарные потери будут малозначительны.
2. в V-6/S-6/A-7/K-7/V-7 картина принципиально иная, с одной стороны LUT6 позволяет реализовать значительно более сложную логическую функцию... но уникальный набор управляющих сигналов может загубить до 7 триггеров (из восьми) на slice.
Поэтому построение (оптимизация) схем для "старых" и "новых" FPGA Xilinx заметно отличается.

P.S. На мой взгляд, S3E уже стоит одной ногой в могиле (вслед за S3). S3AN, из-за наличия встроенного ПЗУ, от этой же могилы находиться заметно дальше, т.к. ему просто нет замены, и тем самым придерживает от кончины S3A и S3A-DSP. Хотя по этому вопросу лучше замучить тот же "plis.ru". Как-то они долго упирались и не давали мне pricelist с ценами для "обычного покупателя" - но после нескольких звонков таки поделились (правда, подрезав его, но всё что мне надо было в нём присутствовало). Так вот в этом procelist'е если информация о кристаллах: свежак, не рекомендуется в новые проекты, устаревает, устарел. Вот как раз эта информация Вам может оказаться крайне полезной. К сожалению, на настоящий момент я не обладаю актуальным procelist'ом.