Операция "И" над вектором и битовой переменной Опции

[seldim]

Недавно начал осваивать VHDL и столкнулся с несколькими проблемами:

1. есть переменная sts_logik_vector на 25 разрядов и битовая переменная logik_vector. Необходимо провести логическую операцию ("и" или "или" и.т.д.) между каждым разрядом вектора и битовой переменной. Как это сделать оптимально, минимальным кодом? Очень не хочется разбивать вектор на отдельные биты.

2. есть переменная sts_logik_vector на 25 разрядов. Как оказалось 25 цифра не хорошая, т.к. если необходимо присвоить константу то приходитсь писать чтото типа led_in [24 downto 0] <= '0000000000000000000111111'
в хексе присвоть не получается так как не совпадает количество бит. Можно ли упростить форму записи таких присваений?

3. никак не могу понять можно ли синтезировать в Плис оператор for и как это правильно делать если он синтезируемый?

[Postoroniy_V]

Недавно начал осваивать VHDL и столкнулся с несколькими проблемами:

1. есть переменная sts_logik_vector на 25 разрядов и битовая переменная logik_vector. Необходимо провести логическую операцию ("и" или "или" и.т.д.) между каждым разрядом вектора и битовой переменной. Как это сделать оптимально, минимальным кодом? Очень не хочется разбивать вектор на отдельные биты.

2. есть переменная sts_logik_vector на 25 разрядов. Как оказалось 25 цифра не хорошая, т.к. если необходимо присвоить константу то приходитсь писать чтото типа led_in [24 downto 0] <= '0000000000000000000111111'
в хексе присвоть не получается так как не совпадает количество бит. Можно ли упростить форму записи таких присваений?

3. никак не могу понять можно ли синтезировать в Плис оператор for и как это правильно делать если он синтезируемый?

1)можно использовать либу reduce
http://www.vhdl.org/vhdlsynth/vhdl/reduce_pack.vhd
2) led_in<= '0' & x"00_0000"; 1+8+16 бит
3)

Код

signal data_or25:std_logic;
signal data_or:std_logic;
signal data:std_logic_vector(24 downto 0);
.....
begin

process(clk)
var  x:std_logic;
begin
        if clk'event and clk='1' then
               x :=  data_or;
               for i in 0 to 24 loop
                     x := x or data(i);
               end loop;
              data_or25 <= x;
        end if;
end process;