Софт для проектирования ASIC, Посоветуйте Опции

[alexPec]

Уважаемые Гуру асикостроения, посоветуйте софт по теме. Интерес - чисто ознакомительный, но охота пощупать именно живой софт, на котором можно было бы сделать какой-нибудь небольшой но реальный проект, посмотреть времянки, оценить потребление, макс. частоту и т.д., подозреваю, что в таком софте все эти параметры максимально приближены к реалии, и на них можно опираться. Понятно что софтов много, поэтому если не сложно, хотелось бы от Вас услышать плюсы/минусы софта, доступность библиотек, и т.д. и главное на каких фабах можно реализовать поекты, созданные на том или ином софте.
И еще вопрос, если ответ деликатный - то пожалуйста в личку: где бы взять софт с лицензией, "поносить"

Заранее всем благодарен!

[MadGarry]

Всё зависит от проекта. Мы используем лео для синтеза цифры в ASIC и для наших схем он нас устраивает и прекрасно справляется. При этом DC с настройками по умолчанию работает хуже, похоже, что его нужно уметь "готовить".

Если не секрет, какой максимальный размер чипа (в эквивалентных гейтах) Вы проектировали с помощью Лео?

Ожидания хорошие, но важно именно насколько "success". С Лео разработано полно чипов, которые живут в аппаратуре давно.
А вот чипы-миллионники приходится разрабатывать не так уж и часто.
Это ж удел коммерческих "монстров" от электроники.

Ну миллионник это вобщем-то не огромный проект. Но согласен что команда человек этак из 10 должна над ним потрудиться от 3..4 месяцев. Лишь бы процесс был бы налажен.
По текущему обсуждению я понял что сделать чип с использование Лео возможно, но вот вопрос о "весе" проекта вопрос для меня все еще остается открытым.

Да и то, целиком такую кучу "вывалить" не целесообразно.
Все более склонны к сборкам из более мелких модулей. И это логично.

Ва имеете ввиду что нецелесообразно запускать синтез миллионника из RTL в Netlist да и еще без сохранение иерархии? Не могли бы Вы уточнить?

[zzzzzzzz]

...
Ва имеете ввиду что нецелесообразно запускать синтез миллионника из RTL в Netlist да и еще без сохранение иерархии? Не могли бы Вы уточнить?

Выше уже сказали, что таких нерегулярных кусков не бывает. Обычно проект дробится на функциональные модули, каждый из которых оптимизируется, верифицируется, трассируется отдельно. А в чип они укладываются и соединяются уже в самом конце. При этом, обычно, для больших архитектур используются шины, по которым осуществляется взаимодействие модулей.