Пример топологии DDR3, Документация и примеры разводки DDR3 Опции

[HardJoker]

Попалась небольшая, но интересная дока от Fujitsu. Если у кого есть аналогичные материалы, пожалуйста, дайте ссылку или выложите здесь

P.S. Еще одна ссылка по сабжу - http://www.pdfgeni.com/book/DDR3-design-guide-pdf.html

Прикрепленные файлы

 an_mb86r11_ddr3_pcbdesignguide_rev1_0.pdf ( 410.09 килобайт ) Кол-во скачиваний: 1806

 

[vitan]

Мне это тоже предстоит в ближайшем будущем, потихоньку начинаю интересоваться.
Сдается мне, что если есть требование выранивать до 50 пс, то это либо хреновый контроллер, либо хреновая память. Ну не может быть таких цифр на таких скоростях. Ну не гигабиты там никак! Если такие жесткие требования к выравниванию, то это значит, что там у компонентов слишком маленькие времена предустановки/выдержки, а это показатель их качества.
Такое же подозрение на тему требований по минимальной длине трассы. Чем это можно объяснить? Имхо только тем, что выходной буфер в подобной цепи настроен сильно с большим запасом (с сильными предыскажениями), что не дает возможности подключить приемник близко к нему. При этом искажения в передатчике, видимо, не отключаются. Это плохо, опять же (если это так).

В общем, что-то подозрительно все это выглядит..

[Ant_m]

Сдается мне, что если есть требование выранивать до 50 пс, то это либо хреновый контроллер, либо хреновая память. Ну не может быть таких цифр на таких скоростях. Ну не гигабиты там никак! Если такие жесткие требования к выравниванию, то это значит, что там у компонентов слишком маленькие времена предустановки/выдержки, а это показатель их качества.
Такое же подозрение на тему требований по минимальной длине трассы. Чем это можно объяснить? Имхо только тем, что выходной буфер в подобной цепи настроен сильно с большим запасом (с сильными предыскажениями), что не дает возможности подключить приемник близко к нему. При этом искажения в передатчике, видимо, не отключаются. Это плохо, опять же (если это так).

В общем то вы правы: это хреновый контроллер и хреновая память. Но только не отдельный экземпляр, а вся DDR3 Похоже когда ее делали основная цель была съэкономить, а все остальное - "проблемы индейцев шерифа не волнуют".
Есть несколько документов в которых рассчитывается временной бюджет, там много всяких неявных факторов учитывается...

Про минимальную длинну - если мне не изменяет склероз, то она задается как 165ps (~50мм). Эта задержка нужна для фунционирования технологии write leveling. Но если к контроллеру приляпана только одна микросхема, то можно на это не обращать внимания. Т.к. для одной микросхемы write lеveling не нужен.
К слову говоря: как подключить только одну микросхему не говорится ни одном документе который я читал... А если делать по аналогии, как это пишут во всяких application note, то можно наступить на грабли. Тут надо вчитываться в стандарт.