ATmega slave передаёт по SPI, Нужно как принимать данные от ведущего так и передавать данные в ведущ Опции

[maksimp]

Рассматривается возможность ипользования контроллеров ATmega как ведомых (slave) по SPI. Нужно как принимать данные от ведущего так и передавать данные в ведущий. Про передачу данных по SPI там написано такое:

The system is single buffered in the transmit direction and double buffered in the receive direc-
tion. This means that bytes to be transmitted cannot be written to the SPI Data Register before
the entire shift cycle is completed.

То есть следующий байт нужно писать в регистр данных только после того как предыдущее значение полностью передано. На ведущем это может привести к лишним паузам между байтами. Но в ведомом тактовые импульсы продолжают поступать от ведущего, и чтобы следующий байт от ведомого был передан правильный, его нужно успеть положить в регистр за время до следующего синхроиспульса SCK, то есть за время передачи одного бита?

Приём данных ведомым заметно легче, так как там есть дополнительный буфер.

When receiving data, however, a received character must be
read from the SPI Data Register before the next character has been completely shifted in. Oth-
erwise, the first byte is lost.

То есть, для такого обмена наверное ATmega лучше не использовать?
Как сделано это в ATxmega не понятно из даташита. А вот в AT91SAM7X например есть дополнительный буфер передачи, и есть бит TDRE который показывает что он свободен.

[_Артём_]

Рассматривается возможность ипользования контроллеров ATmega как ведомых (slave) по SPI.
То есть, для такого обмена наверное ATmega лучше не использовать?

Почему не использовать, если скорость позволяет (F_CPU/4 - максимум)?
Нужно задействовать прерывания от SPI:
первое прерывание по переходу SS в 0, затем по окончании передачи байта.
Чему тут тормозить:

Код

#pragma vector=SPI_STC_vect
__interrupt void SpiComplete()
{
SPDR=*TxData++;
*RxData++=SPDR;
}

?

Как сделано это в ATxmega не понятно из даташита.

Непонятно потому, что они что-то скрывают.

Там кроме даташита есть ещё и апнота с примерами кода в master и slave-режиме (AVR1309: Using the XMEGA SPI).

И что там может быть непонятного? SPI - наверное самый простой интерфейс для обмена.

[maksimp]

Почему не использовать, если скорость позволяет (F_CPU/4 - максимум)?
Нужно задействовать прерывания от SPI:
первое прерывание по переходу SS в 0, затем по окончании передачи байта.
Чему тут тормозить:

Код

#pragma vector=SPI_STC_vect
__interrupt void SpiComplete()
{
SPDR=*TxData++;
*RxData++=SPDR;
}

?

Тормозить будет если поступают прерывания также и из других источников. Если прерывание от SPI придёт во время того как обрабатывается другое прерывание, то выполнить SPDR=*TxData++; вовремя она может и не успеть.

Там кроме даташита есть ещё и апнота с примерами кода в master и slave-режиме (AVR1309: Using the XMEGA SPI).

Спасибо, посмотрел, в xmega это устроено так же как и в простой mega - двойного буфера нет. Может быть только можно с DMA сделать.

Чтоб без пауз, думаю, нужна xmega, USART в режиме мастер SPI и DMA.

Речь идёт про slave. USART в режиме slave SPI не умеет работать.

Так что во избежание, видимо лучше сразу иметь в виду какой-нибудь ARM для такого применения.