Разводка питания Cyclon 3 - 1.2В, 2.5В, 3.3В + PLL Опции

[Acvarif]

Если кто имел опыт, поделитесь пожалуйста любым (.pcb pcad 2006) где есть разводка питания
планарной FPGA 144...240 ножек с тремя питаниями 1.2В, 2.5В, 3.3В + PLL

Спасибо.

Пытаюсь определиться как развести питание c Cyclon 3 (240 ног в планаре).

[Acvarif]

Нашел немнго информации. Может кто тоже ищет http://electronix.ru/forum/index.php?showtopic=98934

Хотя п-образные площадки можно наверное делать и с обратной стороны. Тогда фильтра цеплять можно прямо на них. А под ПЛИС можно расположить площадку GND. Попробую так. Если дело пойдет, выставлю на суд.

Пока непонятно с PLL. Внимательно просмотрел схему DE0 board от Terasic. Питание всех 4_х PLL заведено непосредственно от 1.2 В. Насколько это корректно? Может поставить разделительный дроссель?

[Tiro]

Нашел немнго информации. Может кто тоже ищет http://electronix.ru/forum/index.php?showtopic=98934

Хотя п-образные площадки можно наверное делать и с обратной стороны. Тогда фильтра цеплять можно прямо на них. А под ПЛИС можно расположить площадку GND. Попробую так. Если дело пойдет, выставлю на суд.

Пока непонятно с PLL. Внимательно просмотрел схему DE0 board от Terasic. Питание всех 4_х PLL заведено непосредственно от 1.2 В. Насколько это корректно? Может поставить разделительный дроссель?

Разводил когда-то давно Циклон 1 в TQFP144 на двух слоях, как раз земляной полигон под ним разместил. Питания +1.5 и +3.3, ПЛЛ через дроссель.
Разводка получилась так себе, а переделывать времени не было, да и плата была не скоростная. Смотрите сами.

Прикрепленные файлы

 R0503_02.ZIP ( 167.79 килобайт ) Кол-во скачиваний: 178

 

[Acvarif]

Разводил когда-то давно Циклон 1 в TQFP144 на двух слоях, как раз земляной полигон под ним разместил. Питания +1.5 и +3.3, ПЛЛ через дроссель.
Разводка получилась так себе, а переделывать времени не было, да и плата была не скоростная. Смотрите сами.

Спасибо.

Так лучше не делать. Производитель рекомендует через дроссель. Я делаю вообще от отдельного линейного стабилизатора.
Обсуждалось неоднократно и много. http://electronix.ru/forum/index.php?showtopic=1356

Спасибо. Почитал. Хорошая тема.
Но пока окончательно не понял про PLL.
Как уже упоминал - DE0 сделано так. 1.2 подано непсредственно на VCCD_PLL, 2.5 подано непосредственно на VCCA.
Как запитать VCCD_PLL и VCCA с применением например ферритовой бусинки типа blm21pg331sn1b? У бусины максимальный ток 0.5 А.
Я так понимаю 2.5 оставляется как есть, а 1.2 подается на VCCD_PLL через дроссель? Какой примерно ток потребляет PLL?

Сообщение отредактировал Acvarif - May 14 2012, 16:43

[dxp]

Я так понимаю 2.5 оставляется как есть, а 1.2 подается на VCCD_PLL через дроссель? Какой примерно ток потребляет PLL?

PLL не очень много потребляет - десятки мА по аналогу и единицы мА по цифре. Цифру можно запитать от 1.2В ядра, но через ферритовую бусину (не дроссель!). И ещё Альтера рекомендует ставить там электролит большой ёмкости для подавления паразитных резонансных пиков. Мы ставим.

[Tiro]

PLL не очень много потребляет - десятки мА по аналогу и единицы мА по цифре. Цифру можно запитать от 1.2В ядра, но через ферритовую бусину (не дроссель!). И ещё Альтера рекомендует ставить там электролит большой ёмкости для подавления паразитных резонансных пиков. Мы ставим.

Обсуждений было много, но вопросы остались. Мои личные.
Первый. Какая собственная добротность у ферритовой бусины? А у LC фильтра, учитывая потери на ВЧ в линейке конденсаторов?
Второй. Рекомендации Альтеры по топологии печатных плат различаются для разных поколений микросхем даже в линейке Циклонов. Так и будем дизайн от Циклонов первых на третьи тащить? По руководствам похоже, что альтеровцы хорошо поработали над дизайном PLL в старших поколениях и стало все попроще.

[dxp]

Обсуждений было много, но вопросы остались.

Много обсуждений не помню, про бусину и её паразитные побочные эффекты помню ровно одно обсуждение, в котором сам участвовал.

Первый. Какая собственная добротность у ферритовой бусины? А у LC фильтра, учитывая потери на ВЧ в линейке конденсаторов?

Про бусину уже рассказали. Дополню, что диссипативным элементом она становится на относительно высоких частотах - выше приблизительно 10 МГц, а ниже этой величины импеданс бусины носит существенно индуктивный характер, что порождает паразитные контура с развязывающими конденсаторами в сети питания. Поэтому для подавления этих резонансных пиков и применяют электролит (тантал) большой ёмкости.

Второй. Рекомендации Альтеры по топологии печатных плат различаются для разных поколений микросхем даже в линейке Циклонов. Так и будем дизайн от Циклонов первых на третьи тащить? По руководствам похоже, что альтеровцы хорошо поработали над дизайном PLL в старших поколениях и стало все попроще.

Возможности PLL стали шире, требования к качеству питания тоже стали выше. То, что я говорил выше, это относилось именно к Cyclone III, и именно в его databook'е приводится вышеуказанная рекомендация (для Cyclone и Cyclone II и близко ничего подобного не было). Увидев там по цепи цифрового питания здоровенную ёмкость, я заинтересовался и стал копать. Было поднято обсуждение тут на форуме (ссылку искать лень), в процессе которого и было выяснено влияние индуктивности ферритвой бусины в НЧ области и метод её нивилирования.