Повтор темы: выравнивание задержки глобального клока, Из темы ПЛИС Опции

[a123-flex]

да простят меня админы
так как в ПЛИС-ах никто не отвечает, спрошу здесь:

В проекте Virtex2 c фаноутом на опорном клоке 1050 цепей skew по отчету составил 240 пс. Клок заведен через bufg. Подскажите, как реализован механизм выравнивания skew на кристале ?
в глобальной матрице ведь нет pll, и если даже просто клок задерживать во всех узлах кроме загруженных, по моему получится хрень. Кроме того, насколько я понимаю процесс выравнивания должен быть динамическим (ведь триггеры каждого квадранта щелкают не в каждом такте ... ) Значит, механзмы синхронизации в матрице должны быть динамическими и реализованными в аналоге ?

[dm.pogrebnoy]

to kondensator42
Я в топологии м/сх вообще ничего не смыслю, но опыт работы с fpga имеется. И я, если честно, всегда организацию тактирования в плис примерно представлял так, как описал Torpeda. Не могли бы Вы по существу пояснить в чем конкретно он не прав. То что вы цитируете здесь про DCM думаю здесь не совсем в тему.

[kondensator42]

to kondensator42
Я в топологии м/сх вообще ничего не смыслю, но опыт работы с fpga имеется. И я, если честно, всегда организацию тактирования в плис примерно представлял так, как описал Torpeda. Не могли бы Вы по существу пояснить в чем конкретно он не прав. То что вы цитируете здесь про DCM думаю здесь не совсем в тему.

Да цитирую потому что:
- в этой краткой фразе от Xilinx собственно и разъясняется механизм синхронизации, т.е. DCM обеспечивает достаточную крутизну фронтов и ограничивает разброс задержек синхросигнала, а это,извините, и есть самая что ни есть тема топика.
- а "To generate de-skewed" это ещё и ответ словами Xilinx на утверждение об полезности "skewed". Из опыта знаю, что иногда как бы не объяснял толку никакого не будет пока не ткнёшь пальцем в какую нибуть книжку или статью.
"Не могли бы Вы по существу пояснить в чем конкретно он не прав." - поробуем ещё раз:
- нет такого в документации"клок три фиксировано" и не может быть, и вообще, что это за ответ на тему топика "потому что клок три фиксировано".
- бороться с возможными гонками играя синхросигналом (вставляя буфера, меняя их розмер) это самое последнее дело, т.к. кроме ухудшения и запутывания ситуации это еще и уменьшает максимальную рабочую частоту схемы. А если кто ещё и не понял, то тема топика и есть предотвращение возможых гонок от реального распределения задержек по синхросигналу. Основное же назначение буферов это обеспечение нагрузочной способности драйвера клока, а не выравнивание задержек. Вообще если не понятно, то нужно читать книги, но только не про VHDL, Verilog, логический дезайн, карты карно, сумматоры и прочее, а про реальный цифровой дезайн максимально приближенный к железу с времянками, гонками, гликами, глюками... И ещё здесь, если вы енту ПЛИСУ примеряете как тест для будующей IC и используете вот это "skew тул выравнивает: вставляя буфера, меняя их розмер, делая оптимальний плейсмент, меняя точки подключение листьев, строя физически симетричную или несиметричную структуру." то во многом ваш труд будет мартышкиным.
- "В этом случае будет не хрень а Useful Skew" - бред (иногда это используют, но зачем здесь если есть более точные и удобные DCM, да и компаратор строго говоря нужен).
"Я в топологии м/сх вообще ничего не смыслю" - а это не важно какой топологии IC, PCB, или FPGA, и как контура рисовать тоже знать не обязательно, а вот с электрической точки зрения знать надо, иначе ваша схема после кривой разводки может и не заработать (испортить можно любую схему).

kondensator42

[Torpeda]

...Вообще если не понятно, то нужно читать книги, но только не про VHDL, Verilog, логический дезайн, карты карно, сумматоры и прочее, а про реальный цифровой дезайн максимально приближенный к железу с времянками, гонками, гликами, глюками... И ещё здесь, если вы .... используете вот это "skew тул выравнивает: вставляя буфера, меняя их розмер, делая оптимальний плейсмент, меняя точки подключение листьев, строя физически симетричную или несиметричную структуру." то во многом ваш труд будет мартышкиным.
-"Useful Skew" - бред
kondensator42

Прошу простить меня великодушно за мой бред, как Вы выразились.Никак не хотел ввести уважаемое сообщество в заблуждение!

Я этому бреду (Useful Skew) научился вот в этих "мартышек" (вот что нашёл в открытом доступе. см. страницу 14): http://www.cadence.com/rl/Resources/confer...resentation.pdf
Пожалуй соглашусь с Вами, что "бредовые тулзы" этой "шарашкиной конторы" и рядом не валялись с такими "гигантами" как ISE & Quartus.