синхронизацию делал, как рекомендуют в описании на ядро "Ethernet 1000BASE-X PCS/PMA or SGMII"
на картинке 1.jpg - схема с одним клоком.
на картинке 2.jpg - схема с двумя.
Во второй схеме ck_125 пропадает, а clk_12_3 рабочий.
серым цветом выделены GTP которые используются в работе.
На счет пропадания клока.я запускаю чипскоп. он набирает некоторое количество отсчетов и больше не запускается -говорит,что клока нет. И вот тут что я подумал- а может у меня PLL какая-нибуть дурит? очень похоже, что её "колбасит" сначала( чипскоп как-то собирает данные), а потом она подыхает( клока нет).
Но почему её колбасить начинает, когда 3 GTP в схеме - не пойму.
ща попробую :
1. в качестве опорного выбрать другой GTP
2. cделать в схеме 3 клока- по одному из каждого GTP.
Эскизы прикрепленных изображений