Хочу с помощью данной коры выполнить децимацию сигнала. Возник следующий вопрос: сгенерил агрегат со следующими параметрами: Filter Type: Decimation Number of stages: 3 Delay: 1 Channels:1 Sample Rate Change: Fixed Rate Supported: 4 Input Sample Frequency: 0.001 Clock Frequency:200 Input Data Width: 8 Output Data Width: 14 Quantization Mode: Full Precision Latency: 11 Bits Per Stage: 14,14,14,14,14,14 Подаю на неё константу, к примеру 10000001, на выходе получаю 11100000010000, как я понял биты с 4-го по 11-ый т.е. 10000001 это и есть константа которую я подаю,, что представляют из себя остальные биты?
|