? по констрейнам для Xilinx, unconstrained inputs and outputs Опции

[Koluchiy]

Здравствуйте, уважаемые гуру.

Работая с Альтерой, обнаружил пробел в знаниях на тему Xilinx, который не удалось с ходу разрешить через хелп и доки.

Вот есть входные и выходные сигналы, временные характеристики которых не нужно анализировать.
Светодиоды всякие и прочие кнопки.
Альтера требует, чтобы для таких сигналов в явном виде было задано false path, иначе ругается в отчете Time Quest'а и вообще работает криво, если есть необконстрейненные пути.

По Xilinx cкладывается впечатление, что оно по умолчанию эти сигналы не анализирует, если на них не задано ограничений.
Так ли это, и где про это в явном виде написано?

ISE 12.3.

Всем заранее спасибо за ответы.

[Koluchiy]

Как заданы Clk311 Clk320?

Вот так:

Код

NET "Clk320" TNM_NET = "Clk320";
TIMESPEC TS_Clk320 = PERIOD "Clk320" 3.117 ns;

NET "Clk311" TNM_NET = "Clk311";
TIMESPEC TS_Clk311 = PERIOD "Clk311" 3.215 ns;

Ну а вообще, Clk320 - выход PLL, Clk311 - выход опорного клока GTX'а (REFCLKOUT).

Посмотрите отчет транслятора, там анализ ucf идет, и если ise кладет на констрейны, то там это должно быть.

Не кладет.
Более того, про них есть в табличке:

Код

----------------------------------------------------------------------------------------------------------
  Constraint                                |    Check    | Worst Case |  Best Case | Timing |   Timing  
                                            |             |    Slack   | Achievable | Errors |    Score  
----------------------------------------------------------------------------------------------------------
...
  PATH "TS_C30_path" TIG                    | SETUP       |         N/A|     5.031ns|     N/A|           0
----------------------------------------------------------------------------------------------------------
  PATH "TS_C40_path" TIG                    | SETUP       |         N/A|    -1.586ns|     N/A|           0
----------------------------------------------------------------------------------------------------------

P.S. Ах да, ISE 12.3.