ADi хочет, чтобы я посадил на GND параллельный интерфейс АЦП AD7609., Бред или фича? Опции

[Dikoy]

Сабжевая АЦП http://www.analog.com/static/imported-file...eets/AD7609.pdf имеет последовательный и параллельный интерфейсы. Выбираются они лапкой PAR/SER. Если лапка == 1, интерфейс последовательный и данные выводятся через единственную лапку DB7 (или DB8, в обратном порядке). DB0-DB6 и DB9-DB15, соответственно, не используются.
Что мы читаем про DB0-DB6 и DB9-DB15 в ДШ:
When PAR/SER SEL = 1, these pins should be tied to AGND.

Логика отдалённо понятна - снизить помехи. Но почему логические ВЫХОДЫ и на аналоговую землю? А если PAR/SER отвалится, капец АЦП за 35 баксов?..

Написал в сапорт. Ответили жизнеутверждающе:

"This wording used in a lot of our datasheets and it generally means you need to connect the pins to AGND externally."

То есть раз в других ДШ оно означает "паять", то и тут паять. Железно.

Хотелось бы выслушать мнение общественности. Верить Kevin G. и паять, или поступить по совести?

[Dikoy]

Спрошу тут, дабы не плодить.

Не могу понять как запустить конверсию в AD7609: http://www.analog.com/static/imported-file...eets/AD7609.pdf

Написано:

Conversion Start Input A, Conversion Start Input B. Logic inputs. These logic inputs are used to initiate conversions on the analog input channels. For simultaneoussampling of all input channels, CONVST A and CONVST B can be shorted together and a single conversion start signal applied. Alternatively, CONVST A can be used to initiate simultaneous sampling for V1, V2, V3, and V4, and CONVST B can be used to initiate simultaneous sampling on the other analog inputs (V5, V6, V7, and V8). This is only possible when oversampling is not switched on. When the CONVST A or CONVST B pin transitions from low to high, the front-end track-and-hold circuitry for their respective analog inputs is set to hold. This function allows a phase delay to be created inherently between the sets of analog inputs.

То есть переход 0-1 стартует преобразование, вроде как, но нигде явно не написано. Плюс по диаграммам (Figure 42.) выходит, что после старта и установки BUSY надо перевести CONVST снова в 0, не дожидаясь конца преобразования...
Помогите разобраться.

[Alexashka]

То есть переход 0-1 стартует преобразование, вроде как, но нигде явно не написано. Плюс по диаграммам (Figure 42.) выходит, что после старта и установки BUSY надо перевести CONVST снова в 0, не дожидаясь конца преобразования...
Помогите разобраться.

Все там написано, а вот то что "после старта и установки BUSY надо перевести CONVST снова в 0, не дожидаясь конца преобразования" такого явно нет. Сказано следущее:

Busy Output. This pin transitions to a logic high after both CONVST A and CONVST B rising edges and indicates that the conversion process has started.

Т.е микруха ждет когда Вы переведете оба входа CONVST А и В в единицу и тогда запускает преобразование по всем 8 каналам. Причем на промежуток между этими сигналами есть жесткое ограничение -разбежка между ними не более 0.5мс.