реклама на сайте
подробности

 
 
> ? по констрейнам для Xilinx, unconstrained inputs and outputs
Koluchiy
сообщение Jun 29 2012, 10:31
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 972
Регистрация: 12-04-09
Из: Москва
Пользователь №: 47 543



Здравствуйте, уважаемые гуру.

Работая с Альтерой, обнаружил пробел в знаниях на тему Xilinx, который не удалось с ходу разрешить через хелп и доки.

Вот есть входные и выходные сигналы, временные характеристики которых не нужно анализировать.
Светодиоды всякие и прочие кнопки.
Альтера требует, чтобы для таких сигналов в явном виде было задано false path, иначе ругается в отчете Time Quest'а и вообще работает криво, если есть необконстрейненные пути.

По Xilinx cкладывается впечатление, что оно по умолчанию эти сигналы не анализирует, если на них не задано ограничений.
Так ли это, и где про это в явном виде написано?

ISE 12.3.

Всем заранее спасибо за ответы.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
RobFPGA
сообщение Jul 10 2012, 10:56
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!

Вот сам на это нарвался - но для BUFGCTRL (v14.1 - Virtex5) - ну ни как ни удавалось один из клоков на входе BUFGCTRL указать как TIG.

Решилось только дублированием констрэйна нужного клока назначенного непосредственно на выход BUFGCTRL.

Успехов! Rob.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Koluchiy   ? по констрейнам для Xilinx   Jun 29 2012, 10:31
- - Kuzmi4   2 Koluchiy Вам нужно Timing Ignore (TIG) Constrai...   Jun 29 2012, 10:37
- - Koluchiy   Спасибо за ответ. Что такое 45 в выражении 34/45? ...   Jun 29 2012, 11:06
- - Kuzmi4   2 Koluchiy Касательно 34/45 - опечатался - имелось...   Jun 29 2012, 12:39
- - Koluchiy   То есть, правильно - делать КодTIMESPEC TS_GFalseP...   Jun 29 2012, 15:42
|- - Kuzmi4   Касательно Цитата(Koluchiy @ Jun 29 2012, 18...   Jun 29 2012, 15:54
- - Koluchiy   ЦитатаИли же просто не констрейнте те лапы которые...   Jun 29 2012, 16:31
|- - Kuzmi4   Цитата(Koluchiy @ Jun 29 2012, 19:31) И ч...   Jun 30 2012, 08:59
|- - Koluchiy   Цитата(Kuzmi4 @ Jun 30 2012, 12:59) Касат...   Jun 30 2012, 12:36
- - Kuzmi4   2 Koluchiy Касательно ISE и репорта - там после г...   Jul 1 2012, 10:06
- - Koluchiy   Продолжим воспоминания Xilinxовых констрейнов и бо...   Jul 3 2012, 18:21
- - disel   Как заданы Clk311 Clk320? Должны быть через TIMESP...   Jul 3 2012, 19:12
- - Koluchiy   ЦитатаКак заданы Clk311 Clk320? Вот так: КодNET ...   Jul 3 2012, 19:41
- - disel   В свойствах синтезатора Cross Clock Analysis галка...   Jul 4 2012, 05:11
- - Koluchiy   Ах да №2 . Синтезатор - Synplify 2010.09.   Jul 4 2012, 17:37
- - Kuzmi4   Так же столкнулся с интересным поведением ISE каса...   Jul 5 2012, 06:20
- - Kuzmi4   Пока вышел из ситуации добавив руками что нужно. Б...   Jul 9 2012, 16:17
- - Koluchiy   ЦитатаПока вышел из ситуации добавив руками что ну...   Jul 9 2012, 17:22
|- - Kuzmi4   2 Koluchiy Добавил руками TIG TIMESPEC для generat...   Jul 10 2012, 06:16


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th July 2025 - 11:50
Рейтинг@Mail.ru


Страница сгенерированна за 0.01381 секунд с 7
ELECTRONIX ©2004-2016