Разводка памяти Опции

[Rodjer]

Прошу совет.
Необходимо развести плату на которой SDRAM должна работать как с ADSP так и с ПЛИС, т.е все эти элементы используют одну шину .При этом предполагается что шина последовательно обходит элементы цепочки.
Вопрос, какая цепочка будет наиболее правильной :
1)ADSP - SDRAM - ПЛИС
2)ПЛИС - ADSP - SDRAM
?

[3.14]

Вы абсолютно верно подметили!
Вышесказанное носится к идеальным правилам, или по крайней мере на их основании можно в какой-то степени проводить автоматизированное проектирование ПП с учетом паразитов платы.
Теперь по деталям.
По поводу отсутствия резюков.
В принципе, ничего не мешает производителю микросхемы встраивать согласующий резюк в микросхему и рекомендовать разработчикам ширину линии, высоту диэлектрика и его диэл. проницаемость. Например в последних семействах Xilinx появляются такие вещи как опорные внешние резюки на основании которых все пины блока относящегося к данной опоре получают получают согласующие довески. Так же имеются робкие попытки подобного и например у Spartan2, у него можно регулировать выходные миллиамперы (2,4,6,...24) и параметр fast/slow (да Вы наверное и сами это знаете).
Ну и думаю самая главная причина - "А чего страшного в этой бороде". Перенапряжение, дак оно как правило не больше 0.5В, не смертельно. Возможность ложных срабатываний от "бороды", это грозит бедой только для тактовых сигналов. Например на тактовый счетчика попадает "борода" с частотой, как правило, много больше частоты срабатыва, он хоть и не успеет инкрементироваться, но вот войти в "странное" состояние это запросто. Т.е. можно сделать вывод, самое главное чтоб схема была синхронной, тогда в принципе на бороду в данных и аддресе можно прикрыть глаза а лишь тчательно проследить за тактовым сигналом и сдвигами между сигналами.

Хотя для меня загадка, как например мелают шины в PC на сотнямегагерцовых частотах с длинами в >10 см. Ведь там в принципе по задержке распространения сигнала получается так, что на входе линии один сигнал а на выходе предидущий.