Могут ли работать встроенные приемопередатчики FPGA в широком диапазоне, 9...11 ГБит/с, например Опции

[Koluchiy]

Здравствуйте, уважаемые гуру.

Вопрос в целом касается больше Альтеры, но и по Xilinx тоже интересно.

Вот есть микросхема.
У нее есть встроенные приемопередатчики, которые можно настроить на работу с произвольной частотой из диапазона (например) 600МБит/с .. 11.3ГБит/с с допуском (например) +/- 100 ppm.

В моем понимании (экспериментов не проводил) это означает, что захват частоты PLLками передатчика и приемника гарантирован только тогда, когда частота входного сигнала = выбранной в визарде частоте +/- допуск в ppm.
А если частота выходит за эти рамки, то есть вероятность, что PLLки потеряют синхронизацию.

Вопрос: как можно сделать так, чтобы приемопередатчики нормально работали в достаточно широком диапазоне скоростей. 9...11 ГБит/с, например.

Т.е. подается частота из такого диапазона (деленная раз в 16) на вход опорной частоты приемопередатчика. Синхронно подаются передаваемые данные.
PLLка передающей части захватывает частоту, умножает ее до нужной высокоскоростной и передает данные.

На вход приемной части приемопередатчика подается входной сигнал в таком же диапазоне.
CDR захватывает частоту входного сигнала и сдвиговый регистр выдает принятые параллельные данные.

Ну то есть, штатная работа приемопередатчика, но в широком диапазоне частот без перенастройки.
Ну или с перенастройкой, но так, чтобы можно было настроиться на любую частоту в диапазоне, и при этом не хранить бесконечное количество экземпляров настроек.

При этом, может ли помочь:
1) Наличие входа частоты, восстановленной из принятого сигнала. Т.е. внешний CDR, частота которого (деленная на целое число) подается на вход опорной частоты приемопередатчика.
Соответственно, предполагается работа в режиме locktoreference.
2) Значение (число) частоты принимаемого сигнала, получаемое внешними средствами измерения. Т.е. на основании этого числа производятся какие-то (какие?) динамические перенастройки приемопередатчика.

Всем заранее спасибо за ответы.

===========================================================
P.S. Ну или с перенастройкой, но так, чтобы можно было настроиться на любую частоту в диапазоне, и при этом не хранить бесконечное количество экземпляров настроек.
Т.е. хранить конечное количестсво экземпляров, которого или хватит на перекрытие всего диапазона, или хранить несколько "базовых" экземпляров, но на их основе генерить "рабочий" экземпляр настроек приемопередатчика, например на основании данных об измеренной частоте.

[yes]

как-то сложно объясняете

в PLL есть (для определенности) умножитель на М и делитель на N
есть внутренний генератор, который имеет Fmax и Fmin (они вполне могут быть в даташите, но могут и не быть - нужно смотреть)

пока Fin * M находится внутри диаппазона (Fmin,Fmax) PLL будет работать (то есть захватывать сигнал, выдавать LOCK а на выход Fout=Fin*M/N и т.п.)

если Fin будет менятся во время работы, то нужно чтобы это происходило медленно (в петле есть НЧ фильтр с некой полосой, нужно, чтобы скорость изменения не вылезала за эту полосу), иначе будут срывы слежения, потеря LOCK и выхода Fout
поэтому есть требования на точность входной частоты - +- сколько-то PPM

-------------------------------------------------------------

для ксайлинса все хитрее - те, которые я видел не имеют PLL, а имеют некоторый цифровой автомат слежения DLL (что, имхо, работает лучше - с клоками альтер я имел неоднократные проблемы, а с ксайлинсом не имел)

но принципиально - принцип тот же - пока входной клок удовлетворяет этому автомату (там наверно, нужно как-то с длительностями импульсов смотреть), то будет и LOCK и Fout
точно так же (функционально) этот автомат осуществляет слежение, там ес-сно не VCO, а какая-то реализация дискриминатора на логических функциях, пока частота меняется медленно