Могут ли работать встроенные приемопередатчики FPGA в широком диапазоне, 9...11 ГБит/с, например Опции

[Koluchiy]

Здравствуйте, уважаемые гуру.

Вопрос в целом касается больше Альтеры, но и по Xilinx тоже интересно.

Вот есть микросхема.
У нее есть встроенные приемопередатчики, которые можно настроить на работу с произвольной частотой из диапазона (например) 600МБит/с .. 11.3ГБит/с с допуском (например) +/- 100 ppm.

В моем понимании (экспериментов не проводил) это означает, что захват частоты PLLками передатчика и приемника гарантирован только тогда, когда частота входного сигнала = выбранной в визарде частоте +/- допуск в ppm.
А если частота выходит за эти рамки, то есть вероятность, что PLLки потеряют синхронизацию.

Вопрос: как можно сделать так, чтобы приемопередатчики нормально работали в достаточно широком диапазоне скоростей. 9...11 ГБит/с, например.

Т.е. подается частота из такого диапазона (деленная раз в 16) на вход опорной частоты приемопередатчика. Синхронно подаются передаваемые данные.
PLLка передающей части захватывает частоту, умножает ее до нужной высокоскоростной и передает данные.

На вход приемной части приемопередатчика подается входной сигнал в таком же диапазоне.
CDR захватывает частоту входного сигнала и сдвиговый регистр выдает принятые параллельные данные.

Ну то есть, штатная работа приемопередатчика, но в широком диапазоне частот без перенастройки.
Ну или с перенастройкой, но так, чтобы можно было настроиться на любую частоту в диапазоне, и при этом не хранить бесконечное количество экземпляров настроек.

При этом, может ли помочь:
1) Наличие входа частоты, восстановленной из принятого сигнала. Т.е. внешний CDR, частота которого (деленная на целое число) подается на вход опорной частоты приемопередатчика.
Соответственно, предполагается работа в режиме locktoreference.
2) Значение (число) частоты принимаемого сигнала, получаемое внешними средствами измерения. Т.е. на основании этого числа производятся какие-то (какие?) динамические перенастройки приемопередатчика.

Всем заранее спасибо за ответы.

===========================================================
P.S. Ну или с перенастройкой, но так, чтобы можно было настроиться на любую частоту в диапазоне, и при этом не хранить бесконечное количество экземпляров настроек.
Т.е. хранить конечное количестсво экземпляров, которого или хватит на перекрытие всего диапазона, или хранить несколько "базовых" экземпляров, но на их основе генерить "рабочий" экземпляр настроек приемопередатчика, например на основании данных об измеренной частоте.

[krux]

то что вы хотите, называется referenceless CDR
У ПЛИС такое пока не попадалось.
внешний referenceless CDR может помочь, но до включения на передачу всё равно будет задержка на звхват PLLкой того refclk что выдаст CDR. И тем дольше, чем стабильнее нужен клок. И за +-100ppm на передачу надо руки обрывать по самую шею =) по волокну и без этого всякой гадости набегает прилично.
так что особой разницы перебирать ли стандартные значения частот на refclk в надежде что что-то залочится, или делать referenceless CDR имхо нету

с другой стороны обычно диапазон захвата CDRки ~ +-300-350ppm так что ваш "набор частот для покрытия всего диапазона" рискует быть оооочень большим

разрядность Clock multiplication factor/Clock division factor.
Может быть я не тот термин применил. Я имел в виду то, что частоты, генерируемые pll - это всегда определенный набор частот.
К примеру из частоты в 100 МГц не получить частоту 107,25 МГц. Получится только 107,272727...

если применить внешнюю PLL с SDM, то можно получить практически любые дробные
правда, по фазовым шумам у них всё не очень радужно, но для некоторых применений подойдёт, а для прочих - можно попробовать почистить