Коммуникация между двумя ATmega640, Выбор конфигурации. Опции

[Dikoy]

Есть плата с двумя мега640 (схема резервирования).
Думаю как лучше организовать межчиповую связь.
Девайс в металле, схему коннекта между чипами прилагаю.

http://s017.radikal.ru/i414/1207/53/5d906e6272a7.gif (25 кБ)

Между чипами идёт SPI, I2C и две дополнительные дороги, которые можно использовать для контроля.
На и2ц висит ещё барометр, который должен читаться первым чипом.
Лапы MOSI/MISO имеют вывод на джамперы и я могу соединить их как хочу. На схеме показано соединение по умолчанию.

Итак. Надо гонять данные между камнями, причём траффик от второго к первому ощутимо больше, чем наоборот. Раз так в 1000. Фактически, первый запрашивает у второго отчёт, второй отчитывается. Так и живут.

Изначально я думал сделать жёстко. От первого ко второму по I2C (за одно и барометр читать). От второго к первому по SPI. Никаких коллизий, всё чётко.

Сейчас лезут мысли про мультимастерный SPI и прочие изыски.

Что скажет купечество? Принимаю идеи, критику и просто добрые слова

Сообщение отредактировал Dikoy - Jul 18 2012, 21:14

[ILYAUL]

Я уже посчитал выход , кстати он 4 такта.
Вместо

Код

sts Buffer_spi,temp

Код

st X+,temp

для много байт , тогда уже (-1 такт)
Также можно выбросить 1 и предпоследнюю строку т.к. SREG в прерывании не изменяется . 32 такта для asm - это очень много и в любом раскладе байт будет принят. SEI обычно решено в самом начале программы и без особой на то нужды (например запись чтение 16 байтных регистров) его не дергают.
Учитывая , что мастер может в любой момент остановить обмен ( появилось более важное прерывание) то задача вполне решаема на такой скорости и с прерываниями.

[_Артём_]

Я уже посчитал выход , кстати он 4 такта.

Да, минимум 4.

Вместо

Код

sts Buffer_spi,temp

Код

st X+,temp

для много байт , тогда уже (-1 такт)

Это если на асме, а на Си

Код

st X+,temp

не пройдёт, то есть ещё и загрузку/выгрузку X надо делать и чтение-сохранение Buffer_spi.

Также можно выбросить 1 и предпоследнюю строку т.к. SREG в прерывании не изменяется .

SREG можно не сохранять, но мастер не должен читать больше чем можно и буфер тольно прямой, без зацикливания.

SEI обычно решено в самом начале программы и без особой на то нужды (например запись чтение 16 байтных регистров) его не дергают.

Вложенные прерывания ещё один случай такой нужды.

[Dikoy]

Это если на асме, а на Си st X+,temp не пройдёт, то есть ещё и загрузку/выгрузку X надо делать и чтение-сохранение Buffer_spi.

На си получается 65 тактов.
С указателем 47.

IAR не любит асм вставки, а полностью писать проект на асме я не могу по целому набору причин.

Вложенные прерывания ещё один случай такой нужды.

Вложеные прерывания есть вероятный источник рассинхронизации, что совсем не есть хорошо.
Пусть луше оно лишних 20 тактов отмолотит, но зато гарантия отсутствия рассинхронизации.

[_Артём_]

IAR не любит асм вставки, а полностью писать проект на асме я не могу по целому набору причин.

Есть ещё вариант: Mixing C and assembler. Прерывание написать на асме в отдельном файле.

Вложеные прерывания есть вероятный источник рассинхронизации, что совсем не есть хорошо.
Пусть луше оно лишних 20 тактов отмолотит, но зато гарантия отсутствия рассинхронизации.

Хм..что за рассинхронзация, не знаю отчего ей возникнуть.

Пусть луше оно лишних 20 тактов отмолотит, но зато гарантия отсутствия рассинхронизации.

Ну, если и так годится, то почему бы и нет.