Создание компонета для SOPC Builder с несколькими регистрами ввода/вывода Опции

[altlogic]

Здравствуйте!

Простая по идее задача - хочу созадать свой компонент I2C для SOPC с возможностью конфигурирования его через внутренние регистры компонента (да хотя бы флаг RUN реализовать ). Как это сделать? Нашел на сайте Altera пример Memory Mapped Slave. В этом шаблоне у устройства задается использование 16 внутренних регистров. Но там мощный шаблон, на 700 сток кода. Я аж испугался
А мне кажется можно это все сделать проще. Ведь всего лишь нужно вытянуть из SOPC информацию о том, по какому адресу он разместил внутренние регистры устройства, ну и сделать их программно доступными конечо с шины Avalon. Примеров других пока не разбирал. Но мне кажется моя задача должна встречаться у всех разработчиков периферии под процессор для FPGA. Товарищ показал код для Xilinx MicroBlaze в аналогичной ситуации. Там, как и в примере Altera в описании компонента применяется специальная нотация.

Смотрел IP-core I2C от Terasic. Там, как я понял используется несколько отдельных регистров ввода-вывода, то есть устройство состоит из нескольких устройств на шине Авалон. Видимо это вообще самое простое решение. Но ведь как-то некрасиво?..

[Копейкин]

Вы должны увидеть активацию сигналов
avs_s0_read_n (активный 0 ?) и
avs_s0_chipselect (активный 1 ?)

Уже при 50MHz тактовой частоты нужен хороший осциллограф, чтобы увидеть импульсы,
поэтому я и рекомендовал SignalTap.
--------
#define RAMTEST_0_BASE 0x00000010
Подозрительно маленький адрес. Автораспределение адресов в SOPC builder?
Можно скриншот системы, c соединениями шин?

Сообщение отредактировал Копейкин - Aug 20 2012, 13:40

[Acvarif]

Вы должны увидеть активацию сигналов
avs_s0_read_n (активный 0 ?) и
avs_s0_chipselect (активный 1 ?)

Уже при 50MHz тактовой частоты нужен хороший осциллограф, чтобы увидеть импульсы,
поэтому я и рекомендовал SignalTap.
--------
#define RAMTEST_0_BASE 0x00000010
Подозрительно маленький адрес. Автораспределение адресов в SOPC builder?
Можно скриншот системы, c соединениями шин?

Понял. Спасибо.
Активация имеется.
Хорошо, как тогда активировать-деактивировать сигналы программно в цикле? (чтобы увидеть что процесс работает)

С памятью что-то пока не выходит. Попробую создать простой компонент Avalon MM Slave с одним регистром для чтения.
При компиляции проекта в Nios создается файл alt_sys_init.c в котором имеется

Код

ETH_OCM_INSTANCE( ETH_OCM_0, eth_ocm_0 );
ALTERA_AVALON_UART_INSTANCE( UART_0, uart_0 );
ALTERA_AVALON_TIMER_INSTANCE( TIMER_0, timer_0 );
//RAMTEST_INSTANCE( RAMTEST_0, ramtest_0 );
//SD_CONTROLLER_INSTANCE( SD_CONTROLLER_0, sd_controller_0 );

/*
* Initialise the devices
*
*/

void alt_sys_init( void )
{
    ALTERA_AVALON_TIMER_INIT( TIMER_0, timer_0 );
    ETH_OCM_INIT( ETH_OCM_0, eth_ocm_0 );
    ALTERA_AVALON_UART_INIT( UART_0, uart_0 );
//    RAMTEST_INIT( RAMTEST_0, ramtest_0 );
//    SD_CONTROLLER_INIT( SD_CONTROLLER_0, sd_controller_0 );
}

Строки

Код

//    RAMTEST_INIT( RAMTEST_0, ramtest_0 );
//    SD_CONTROLLER_INIT( SD_CONTROLLER_0, sd_controller_0 );

выдают ошибку. Приходся их комментить.
Откуда это берется и зачем?

Сообщение отредактировал Acvarif - Aug 20 2012, 14:12