Создание компонета для SOPC Builder с несколькими регистрами ввода/вывода Опции

[altlogic]

Здравствуйте!

Простая по идее задача - хочу созадать свой компонент I2C для SOPC с возможностью конфигурирования его через внутренние регистры компонента (да хотя бы флаг RUN реализовать ). Как это сделать? Нашел на сайте Altera пример Memory Mapped Slave. В этом шаблоне у устройства задается использование 16 внутренних регистров. Но там мощный шаблон, на 700 сток кода. Я аж испугался
А мне кажется можно это все сделать проще. Ведь всего лишь нужно вытянуть из SOPC информацию о том, по какому адресу он разместил внутренние регистры устройства, ну и сделать их программно доступными конечо с шины Avalon. Примеров других пока не разбирал. Но мне кажется моя задача должна встречаться у всех разработчиков периферии под процессор для FPGA. Товарищ показал код для Xilinx MicroBlaze в аналогичной ситуации. Там, как и в примере Altera в описании компонента применяется специальная нотация.

Смотрел IP-core I2C от Terasic. Там, как я понял используется несколько отдельных регистров ввода-вывода, то есть устройство состоит из нескольких устройств на шине Авалон. Видимо это вообще самое простое решение. Но ведь как-то некрасиво?..

[Копейкин]

Вы имеете в виду, что сигналы avs_s0_read_n & avs_s0_chipselect всегда в активном состоянии?
Если так, то это неправильно.
Может создать простой проект без SD и Ethernet контроллеров и отладить память?

Функции RAMTEST_INIT и SD_CONTROLLER_INIT создаются разработчиком компонентов и
относятся к драйверам компонента (каталоги ..\ip\DevName\HAL\inc , ..\ip\DevName\HAL\src)
Их наличие или отсутствие задаётся в devname_sw.tcl.
Про это есть есть отдельные главы (создание компонентов и драйверов) в документации
NiosII Software Developer's Handbook \ Section2 \ SubChapter7 "Developing Device Driver for HAL".

Еще, у Вас довольно много компонентов на шине, может их следует разделить через pipeline_bridge.
Иначе падает максимальная допустимая частота шины... и возможны всякие чудеса.
У Вас TimeQuest при компиляции не говорит: "Timing requirements not met."?

[Acvarif]

Вы имеете в виду, что сигналы avs_s0_read_n & avs_s0_chipselect всегда в активном состоянии?
Если так, то это неправильно.
Может создать простой проект без SD и Ethernet контроллеров и отладить память?

Я поторопился. По поводу активации надо будет еще проверить.
CD уберу. Ethernet не мешает.

У Вас TimeQuest при компиляции не говорит: "Timing requirements not met."?

С этим все впорядке.

Код

Функции RAMTEST_INIT и SD_CONTROLLER_INIT создаются разработчиком компонентов и
относятся к драйверам компонента (каталоги ..\ip\DevName\HAL\inc , ..\ip\DevName\HAL\src)
Их наличие или отсутствие задаётся в devname_sw.tcl.
Про это есть есть отдельные главы (создание компонентов и драйверов) в документации
NiosII Software Developer's Handbook \ Section2 \ SubChapter7 "Developing Device Driver for HAL".

Спасибо. Все понятно. Значит перед компиляцией можно закомментить даже в sd_controller_sw.tcl и др.
Типа:

Код

# Initialize the driver in alt_sys_init()
# set_sw_property auto_initialize true

Попробую упростить компонент и проект...

Сообщение отредактировал Acvarif - Aug 20 2012, 17:29

[Acvarif]

Вроде получилось.
Для того, чтобы пронаблюдать на осцилляторе сигналы чтения avs_s0_read_n, avs_s0_chipselect
пришлось их просто затянуть, примерно так

CODE

process(clk)
begin
if (falling_edge(clk)) then
if(avs_s0_read_n = '0') then
avs_s0_read_n_ext_reg <= '0';
avs_s0_read_n_ext_fl <= '1';
end if;
if(avs_s0_read_n_ext_fl = '1') then
avs_s0_read_n_ext_cnt <= avs_s0_read_n_ext_cnt + 1;
end if;
if(avs_s0_read_n_ext_cnt = "11111111") then
avs_s0_read_n_ext_fl <= '0';
avs_s0_read_n_ext_reg <= '1';
end if;
if(avs_s0_chipselect = '1') then
avs_s0_chipselect_ext_reg <= '1';
avs_s0_chipselect_ext_fl <= '1';
end if;
if(avs_s0_chipselect_ext_fl = '1') then
avs_s0_chipselect_ext_cnt <= avs_s0_chipselect_ext_cnt + 1;
end if;
if(avs_s0_read_n_ext_cnt = "11111111") then
avs_s0_chipselect_ext_fl <= '0';
avs_s0_chipselect_ext_reg <= '0';
end if;
end if;
end process;

-- внешний контроль сигналов
avs_s0_read_n_ext <= avs_s0_read_n_ext_reg;
avs_s0_chipselect_ext <= avs_s0_chipselect_ext_reg;

При этом IORD и IORD_32DIRECT внешне (по сигналам avs_s0_read_n, avs_s0_chipselect) работают одинаково
Теперь остается прописать нормальный механизм чтения данных на Avalon MM Slave из пользовательской двухпортовой памяти .
Можно в нескольких словах, как организовать механизм чтения по прерыванию от пользовательской логики?