ConceptHDL Опции

[vitan]

Хотелось бы понять, есть ли смысл его использовать.

Текущая ситуация следующая.
Имеется неплохой задел по схемам и библиотекам УГО в менторовском DxD. Имеется база электронных компонентов и прочих объектов на печатных платах. В начальной стадии организация PDM, в которой будет храниться инфа о составе изделий, и из которой будет генериться прочая документация.

Вопросов пока несколько:
1. Какие возможности у концепта по связям с САПР ПП? Т.е. в чем можно развести концептовскую схему.
2. Какие возможности по импорту библиотек.
3. Какие возможности по импорту целых схем.
4. Как организованы библиотеки? Как происходит связывание УГО с футпринтом? Что надо по-минимуму иметь в библиотеке, чтобы начать разводить?
5. Как организован процесс выбора компонентов для установки на схему? Есть ли возможность выбирать компоненты по параметрам? Организовать разные группы параметров для компонентов разного типа? Заменять на схемы компоненты группами (на похожие, но с другими параметрами).
6. Есть ли какая-либо связь с какой-либо базой данных через ODBC?

Хелп читал давно, да и некогда, поэтому просьба сильно не пинать.

[Uree]

Комментарии, метки... которые нужны, чтобы прокомменитровать то, что видно в схеме? Смысла не вижу, но если Вы делаете что-то исключительно для себя, то почему бы и нет. В принципе можно вообще только РСВ рисовать, без предварительной работы в схеме/тексте/чем-то еще... Вопрос удобства, как Вы уже сказали.

Upd В принципе можно и схему описать сразу нэтлистом(верилог в какой-то мере им и будет являться) и плату нарисовать на бумажке или в каком-нибудь пайнте, при схеме сделанной в САПРе. Вопрос зачем тогда нужны вообще САПР со своим маршрутом проектирования и что делать дальше с таким "проектом"

[vitan]

Вопрос зачем тогда нужны вообще САПР со своим маршрутом проектирования и что делать дальше с таким "проектом"

Между прочим, правильный вопрос (если забыть о "бумажке"). Уже не первый раз этот вопрос встает. Вопрос о будущем схематика. Не буду говорить об аналогиях в мире FPGA\ASIC и моделирования, там, как известно, нынче схема - чуть ли не дурной тон.
Лично я думаю, что платы до сих пор рисуют в схематике только потому, что уровень сложности большинства проектов позволяет рисовать их именно так, т.е. не задействовать HDL. Даже самые сложные платы состоят пока только лишь из сотен компонентов, максимум - тысяч. И ничто не предвещает изменений, ибо степень интеграции компонентов повышается, а это ведет к уменьшению их количества на плате.
Но, как только их становится много (а у каждого порог свой, меня уже, к примеру, напрягаяет любое количество больше 1 ), либо когда нужна развитая иерархия и реюз, то тут HDL вне конкуренции. Я сам рисую достаточно некислые иерархические схемы с кучей каналов и т.п., но все равно чувствуется, что это не то. А вот HDL - это то. Это просто мои ощущения, подкрепленные опытом разработки для ПЛИС, кстати.

А про то, "что дальше делать" у меня встречный вопрос. А что Вы хотели бы такого сделать? И что Вы обычно такого делаете, что Вам так сильно нужна схема? За много лет мне внятного ответа никто не дал. Можете попробовать, но у меня найдется ответ на любой Ваш аргумент, по крайней мере до сих пор в аналогичных спорах с другими людьми на эту тему находилось. Готовы?