Цитата(Bad0512 @ Sep 28 2012, 15:06)

На 40 МГц даже 40-разрядный сумматор будет работать без проблем. Сдаётся мне, что вы сумматор этот криво описываете. В общем, код - в студию!
с проазиками дело имели? это не ксайлинсы

автору:
если накопительный сумматор, то часто (зависит от приложения) его можно описать в виде нескольких коротких сумматоров с защелкиванием CARRY-ей между секциями
как-то так
always @(posedge clk)
begin
sum[39:20] <= sum[39:20] + adder[39:20] + co;
{co,sum[19:0]} <= {1'b0,sum[19:0]} + adder[19:0];
end
ну и так далее, при необходимости можно резать не на 2 а на 3,4,5 и т.д.
----------------
об этом, наверно, Serhiy_UA написал, я просто начал писать до его ответа

нет, там наверно, чуть другое.
в моем примере, для разгрузки суматора (если нужны не отдельно старшие биты и каждый такт) нужно конвеер - задержка младший части на такт (регистр), ну и для многоступенчатого суматора - пирамида регистров. если в поток сумирования можно 0 вставлять, то конвеер на выходе не нужен, ну и т.д. - зависит от приложения