LPC1766: порты ввода-вывода тормозят? Опции

[poganoe_lamerish...]

Завязка:
К отладочной плате olymex была варварски припаяна (так как свободно-торчащих пинов на плате нет) самодельная светодиодная матрица 2х2 (схему матрицы могу приложить, если нужно).
Какое-то время мой код для работы с этой матрицей работал без нареканий, а потом в один прекрасный момент я решил поднять частоту процессора (заюзав PLL) до 100 МГц. Светодиоды гореть перестали.
Это явление было не очень стабильным, на разных частотах код вел себя по-разному и не всегда одинаково.

На четвертый день разборок бажный код редуцировался до вот такого фрагмента, который должен выключать все светодиоды. В таком виде код работает.:

Код

LPC_GPIO1->FIOPIN |= (1<<14 | 1<<15);
LPC_GPIO1->FIOPIN &= ~(1<<16 | 1<<17);

А вот в таком - нет. PLL в обоих случаях отключен, проц тактируется от внутренней цепочки на 4Мгц.

Код

uint32_t tempPin;
uint32_t mask;

uint32_t temp;
    
tempPin = LPC_GPIO1->FIOPIN;
mask = (1<<14 | 1<<15);
tempPin |= mask;
    
LPC_GPIO1->FIOPIN = tempPin;

tempPin = LPC_GPIO1->FIOPIN;
mask = (1<<16 | 1<<17);
tempPin &= ~mask;

При пошаговой отладке работают оба варианта. Если вот этот момент

Код

LPC_GPIO1->FIOPIN = tempPin;
tempPin = LPC_GPIO1->FIOPIN;

не делать (или вставить задержку в пару тактов между этими строчками), то все работает. Т.е., насколько я понимаю, значение в регистре толи меняется, толи считывается недостаточно быстро.

Вопрос: прав ли я или проблема может быть в чем-то другом? Если я прав, где в даташите это описано или как это вообще гуглить, что делать? <_>

[ReAl]

Такое поведение (когда запись на выход может в следующем такте не прочитаться со входа) — так это запросто. Вот из документации на AVR ATmega8

Reading the Pin Value
Independent of the setting of Data Direction bit DDxn, the port pin can be read through the PINxn Register Bit. As shown in Figure 22, the PINxn Register bit and the preceding latch constitute a synchronizer. This is needed to avoid metastability if the physical pin changes value near the edge of the internal clock, but it also introduces a delay.
...
When reading back a software assigned pin value, a nop instruction must be inserted as indicated in Figure 24.

У AVR эта задержка гарантирована и фиксирована, а у LPC могло на низких частотах успевать «аналоговые» задержки (в буферах) до следующего такта выбрать, а на высоких — нет и появилась дополнительная задержка. И NOP не поможет, он растворится между двумя командами обращения к шине периферии.

По хорошему, если нужно узнать, что мы вівели в порт (а не что на него пришло снаружи), то читать надо FIOSET (текущее значение регистра выхода), это не будет зависеть ни от задержки выходного буфера от регистра до ножки, ни от задержки входного буфера и подсинхронизации после него, что всё вместе влияет на прохождение сигнала до FIOPIN.

А передавать надо один указатель на порт (структуру порта), а там уже
port->FIOPIN = port->FIOSET & ~mask;
если по какой-то причине не хочется писать
port->FIOCLR = mask;