FPGA + PCIe ethernet сниффер, общая информация Опции

[некуцй]

доброго времени суток!
Стоит следующая задача - подключить некоторое количество сетевых карточек Intel 82574l (через свич вестимо) к FPGA (присматриваюсь пока к cyclone IV GX )
на 100 Мбит снифить входящий из сети поток и вытаскивать данные из определенных пакетов (сетевой протокол уровня tcp) и передачи содержимого на ПК
отсюда куча вопросов новичка в реализации этого дела

1 есть ли примеры подключения pcie (или pci) сетевухи к данным fpga?
как я понимаю, мне надо будет сконфигурировать чип при старте, а потом по DMA вытаскивать из него ethernet пакеты и анализировать их?
понемного начал читать про режимы конфигурирования на шине, чуствую, что не совсем пока представляю весь объем необходимой работы (пока с pci работал программно , на уровне API ОС , где не недо было думать о начальной конфигурации)

2 допустим я разобрался с подключением одного чипа, а как быть с несколькими чипами и мостом? ведь хост(в даннмо случае FPGA) должен выделить память под каждое устройство на шине? вероятно придется еще и память внешную прикручивать (а возможно ее придется прикручивать и при одиночном чипе)

2 насколько я понял, cyclone IV GX (а конекретнее EP4CGX15BF14) содержит аппаратную реализацию одного pcie порта , который может быть x4
можно ли реализовать связь с сетью через аппаратное pcie ядро а связь с вышестоящей системой через оставшиеся линии (достаточно x1)
пока в голову лишь лезет реализация обычного PCI для связи с ПК , если потребуется в будущем PCIE то видимо придется поставить мост PEX 8112

3 в идеале , все таки хотелось, чтобы данные сетевухи были прозрачные для вышестоящей системы
то есть fpga будет выступать в роли отдельного устройства, которое просто будет снифить входящий траффик, после того как ПК сконфигурирует сетевые чипы сама
как такое можно реализовать?
мне такой вариант больше подуше , ибо не надо будет заниматься конфигурированием всего этого мяса, правда чтобы вычленить нужные данные , мне необходимо будет знать положение и данные об конфигурационном пространстве каждого из чипов на шине, а это значит что мне все таки придется с ними общаться в рамках шины (а не тупо снифить линию)

[некуцй]

Упорно не желаете правильно сформулировать задачу, а отсюда выбираете кривой путь.
У меня на сайте прочтите о "Гайке" - это Ваш случай. Вам надо сделать сборку из управляемых свитчей и к ним добавить обычные процессоры, имеющие PHY. Для 100 Мбит дело не сильно сложное.
Вы же не пишите о серийности, а значит это разовое изделие. А потому надо селать его на готовых процессорных платах и не заниматься экзотикой...
Я же не советую Вам KS8695 для разборки пакетов и коммутации. В Вашем случае все гораздо проще. Врезаете в линию свитч и на РС зеркалите проходящие на остальные порты пакеты. Вот и все дела...

Кажется я понял что вы имеете ввиду, похожую идею впринципе можно реализовать даже на МК (у нас есть один девайс состоящий из двухпортовго свича управляемого и STM32 на управлении), тогда и плис не понадобится
остается найти свитч с поддержкой ieee 1588 (это еще одно условие , почему я держучсь за определенный сетевой чип), пока вижу KSZ8463 но он правда трехпортовый

Сообщение отредактировал некуцй - Oct 21 2012, 14:23