Использование Reusable Block, пара вопросов Опции

[Duke_N]

Возникли следующие вопросы по использованию Reusable Block в Expedition PCB.
Где редактировать символ блока? Почему-то после установки блока на эл. схему символ не редактируется (т.е. после ПКМ -> Edit Symbol опция Place -> Line(Rectangle, Arc и т.д.) не активна.

Затем Compile CDB проходит, а Package Design(и с точно такими же сообщениями Forward annotation из Expedition PCB) нет.

Common Data Base has been read

Target PDB Name: Work\Layout_Temp\PartsDB.pdb

ERROR: No parts were specified.

ERROR: Unable to create local PDB

ERROR: Problem Making Local Parts DataBase

DataBase Load is being terminated with 3 errors and 0 warnings.
Logic Data has NOT been Compiled.

Так же нактивна вкладка Editor Control-> Clusters&Rooms

Какие проблемы с локальной базой и как это исправить?

[fill]

VP, через F3 добавляются в режиме Netline Manipulation
Для добавления VP, через F5 выставляется тип топологии Custom

[Frederic]

VP, через F3 добавляются в режиме Netline Manipulation
Для добавления VP, через F5 выставляется тип топологии Custom

в данной проблемке положительный результат получил уже по рекомендациям для дифф.пар
есть пара вопросов чисто эстетического характера

1.возможно при первичном расмещение VP установить VP например в сетку для via = 0.05мм ?
2.после проведения дорожки и установки via в дальнейшем при перемещение via в сетку VP изменяет штриховку, что это означает и нужно принимать какие то меры?

на всякий случай прикладываю test_case BUS_VP.7z

PS fill поздравляю тебя с 3000 сообщением на форуме

PPS поспешил с установкой via в сетку
VP & via совместно перемещаются , но не по сетке для via
как только устанавливаю via в сетку через PadStackProperties связка VP & via рассыпается

и самое интересное, что в рабочем проекте не возможно провести проводник до VP пока не удалишь фанаут с другого конца резистора. соеденив R-VP невозможно развести второй конец резистора

прикладываю test_case BUS_VP_C6457.7z

мда, не везуха

Прикрепленные файлы

 BUS_VP.7z ( 401.35 килобайт ) Кол-во скачиваний: 43
 BUS_VP_C6457.7z ( 4.56 мегабайт ) Кол-во скачиваний: 49

 

[Frederic]

...
и самое интересное, что в рабочем проекте не возможно провести проводник до VP пока не удалишь фанаут с другого конца резистора. соеденив R-VP невозможно развести второй конец резистора

прикладываю test_case BUS_VP_C6457.7z

мда, не везуха

для тех кто скачал и см.
вопрос не стоил выеденного яйца
в CES прописаны для данного класса проводник/зазар = 0,23/0,93

fill-у спас

при добавление RB c VP в LM при верифицации получил такой отлуп
.....
.....
"Error saving the reusable block. The following cells are missing from the Central Library:

Gerber"

вообще не понимаю, что делать
надо

при импорте проекта из Allegro остался какой то Cell (в описание - слишком большой для просмотра)
сделав Unplace в PlacePart&Cells и удалив из локальной библиотеки наконец получил RB

как всегда без fill-а решить такую мелкую проблемму не рально