ALTERA PCIe 4х Chaining DMA, Не могу разобраться как работает Опции

[soldat_shveyk]

Доброго дня!

Есть плата Arria II GX Kit, скачал на него reference design на PCIe 4x.
После долгих танцев с бубном удалось установить их Jungo board driver и запустить тест скорости DMA Write.
Теперь хочу их reference design изменить под свою задачу - запускать DMA Write по мере наполнения FIFO, в которую поступают 64-разрядные отсчеты данных.
Читаю альтеровские доки и не могу разобраться - как у них работает это самое chaining DMA?
Куда заносить физический адрес памяти, по которому отправлять данные?
Где указывать - сколько данных передавать по DMA Write?
Как запустить передачу?
Непонятен сам принцип работы chaining dma. дескрипторы какие-то. где из брать?
Лет пять назад делал PCIe 8x на старом Stratix II GX.
Там было все просто - взял пример simple dma, подключил вместо тестового счетчика свой источник данных, выделил память в драйвере и передал физический адрес в плату, указал количество передаваемых данных -
и все замечательно работало, и работает до сих пор.
А тут решили перейти на Arria II GX, а ref design только для chaining dma. И ничего общего с тем, что было раньше на Stratix.

Если кто уже разбирался с этим - помогите, пожалуйста.

[soldat_shveyk]

Спасибо, krux, за полезную информацию.
Потери данных (дропы, если правильно понял) у меня не допустимы.
Все поступающие данные надо передавать пользовательской программе.
Но пока что планирую работать в режиме старт-стоп. Закачать данные из платы в память, остановить DMA,
затем обрабатывать в userspace. От промежуточного копирования хотел отказаться, поэтому и спаршивал - как много памяти можно выделить в драйвере.

Кстати, а чем череват перенос обработки в драйвер?
Например в ISR или DPC. Я понимаю, что надолго занимать эти процессы не имею права, но вот на сколько можно притормозить, например Isr?
Все-таки выполнение ISR обладает высочайшим приоритетом, по сравнению с потоками в userspace.